[发明专利]一种智能卡多核处理器系统及其防御差分功耗分析的方法

权利要求书

1.一种智能卡多核处理器系统，其特征在于，包括：

若干个并行的微处理器，且每个所述微处理器均与一加解密算法功能子模块双向通讯连接；

所述若干个并行的微处理器中包含有一主微处理器；

一时钟产生模块，该时钟产生模块与所述主微处理器通讯连接；

一随机数产生模块，该随机数产生模块与所述时钟产生模块通讯连接；

所述随机数产生模块输出随机数序列至所述时钟产生模块，该时钟产生模块根据其接收到的随机数序列对源时钟进行分频、相位偏移，以产生所述若干个异步的时钟信号；所述若干个异步的时钟信号与所述微处理器一一对应，且任意两个所述异步的时钟信号之间的相位和频率均不相同；

所述时钟产生模块发送所述若干个异步的时钟信号至每个所述微处理器，每个所述微处理器根据其接收的时钟信号处理运行与其连接的加解密算法功能子模块。

2.如权利要求1中任意一项所述智能卡多核处理器系统，其特征在于，所述智能卡多核处理器系统还设置有智能卡存储器；

所述智能卡存储器分别与所述时钟产生模块和所述微处理器连接，且在其连接处还设置有对外通讯接口。

3.如权利要求2所述智能卡多核处理器系统，其特征在于，所述多核处理器系统还包括一公共存储器，该公共存储器分别与每个所述微处理器通讯连接，且每个所述微处理器还均双向通讯连接有一本地存储器。

4.如权利要求3所述智能卡多核处理器系统，其特征在于所述加解密算法功能子模块并行排列，并且均设置于所述本地存储器或所述智能卡存储器中。

5.如权利要求1所述智能卡多核处理器系统，其特征在于，通过硬件实现方式、软件实现方式或软硬件协同实现方式实现所述加解密算法功能子模块。

6.一种运用多核处理器防御差分功耗分析的方法，其特征在于，应用于上述权利要求1～5中任意一项所述的智能卡多核处理器系统上，且该智能卡多核处理器系统设置有若干个微处理器，且该若干个微处理器中包含有一主处理器，所述方法包括：

所述主处理器发出使能信号至时钟产生模块；

所述时钟产生模块中至少包含时钟源、分频器模块以及相位偏移模块；

所述时钟源产生一时钟源依次通过所述分频器模块和所述相位偏移模块或依次通过所述相位偏移模块和所述分频器模块；

所述分频器模块和所述相位偏移模块根据其接收的随机数序列对所述时钟源进行分频和相位偏移后，输出若干个互为异步的时钟信号；所述若干个异步的时钟信号给所述若干个微处理器使用；每个所述微处理器根据其接收的时钟信号处理运行与其连接的加解密算法功能子模块；

其中，当所述若干个微处理器在处理与其连接的加解密算法功能子模块解密算法功能子模块时，任意两个微处理器之间的功耗曲线均不相同。

7.如权利要求6所述运用多核处理器防御差分功耗分析的方法，其特征在于，所述若干个微处理器中包含一主处理器和若干个从处理器，所述方法还包括：

所述主处理器发出使能信号至随机数产生模块和时钟产生模块，使其开始运作；

所述随机数产生模块产生随机数序列至所述时钟产生模块；

所述时钟产生模块根据其接收到的随机数序列对源时钟进行分频、相位偏移，以产生若干个异步的时钟信号。

8.如权利要求6所述运用多核处理器防御差分功耗分析的方法，其特征在于，所述分频器模块对源时钟进行重新分频，并改变其占空比。

9.如权利要求6所述运用多核处理器防御差分功耗分析的方法，其特征在于，通过硬件实现方式、软件实现方式或软硬件协同实现方式实现所述加解密算法功能子模块。