[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明为关于一种半导体结构及其制造方法。

（本申请要求于2013年12月13日递交的US14/106,462的美国专利的优先权和权利，该在先申请的全部内容作为参考引入本文。）

背景技术

随着电子工业的近期进展，正开发具有高效能的电子组件，且因此存在对于小型化及高密度封装的需求。因此，必须更密集地封装用于将IC连接至主机板的中介物(interposer)。封装的高紧密化可归因于IC的I/O的数目的增大，且亦已使得用于与中介物进行连接的方法更为有效。

愈发普及的中介物技术中的一者为倒装芯片（flip chip technology）结合。硅集成电路(IC)装置的制造处理流程中的倒装芯片装配由若干事实驱动。第一，当与习知线结合互连技术相关的寄生电感减小时，半导体装置的电效能可得以改良。第二，较之于线结合，倒装芯片装配在晶片与封装之间提供较高互连密度。第三，较之于线结合，倒装芯片装配消耗较少硅“占据面积”，且因此有助于节省硅区域且降低装置成本。及第四，当使用并行群式结合技术而非连续个别结合步骤时，可降低制造成本。

为了减小中介物的大小及其间距，已努力用金属凸块替换先前在倒装芯片结合中的基于焊料的互连球，尤其是努力藉由经修改的线球技术来产生金属凸块。通常，在半导体晶片的接触衬垫的铝层上产生金属凸块。随后，使用焊料将晶片附接至基板。所述等金属凸块用于针对LCD、记忆体、微处理器及微波RFIC的应用的倒装晶片封装。

发明内容

在一些实施例中，一种半导体结构包括装置、在所述装置上方的导电衬垫及安置在所述导电衬垫上的Ag_1-xY_x合金柱，其中Ag_1-xY_x合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Ag_1-xY_x合金的X在0.005至0.25的范围内。

在一些实施例中，Y包含Au及钯中的至少一者。

在一些实施例中，Ag_1-xY_x合金柱具有30μm至100μm的高度。

在一些实施例中，所述半导体结构进一步包括覆盖部件，所述覆盖部件安置在所述Ag_1-xY_x合金柱上且包括用于与另一半导体结构电连接的焊料材料。

在一些实施例中，所述覆盖部件具有自1μm至5μm的高度。

在一些实施例中，所述覆盖部件具有与Ag_1-xY_x合金柱的直径实质上相同的直径。

在一些实施例中，所述导电衬垫包括晶种层，所述晶种层包括与所述Ag_1-xY_x合金柱介接的Ag或Ag合金。

在一些实施例中，一种半导体结构包括装置、所述装置上的导电衬垫、安置在所述装置上方且覆盖所述导电衬垫的一部分的钝化层，及包括安置在所述钝化层上方的Ag_1-xY_x合金的再分布层(RDL)，其中Ag_1-xY_x合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Ag_1-xY_x合金的X在0.005至0.25的范围内。

在一些实施例中，Y包含Au及Pd中的至少一者。

在一些实施例中，RDL由包含金的金属层覆盖。

在一些实施例中，所述RDL包括用于容纳导电线或导电凸块的焊盘部分。

在一些实施例中，所述RDL包括穿过所述钝化层且与所述导电衬垫电连接的通孔部分。

在一些实施例中，一种半导体结构包括：晶粒，其包括第一表面及与所述第一表面对置的第二表面；及通孔，其自所述第一表面至所述第二表面穿过所述晶粒，Ag_1-xY_x合金填充所述通孔，且其中Ag_1-xY_x合金的Y包含按任意重量百分比与Ag形成完全固溶体的金属，且其中Ag_1-xY_x合金的X在0.005至0.25的范围内。

在一些实施例中，Y包含Au及Pd中的至少一者。

在一些实施例中，通孔为穿硅通孔(TSV)，且具有自3至20的纵横比。

在一些实施例中，所述通孔具有自5μm至500μm的高度。