[发明专利]基于时钟节点结群的时钟树生成方法和系统

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及一种基于时钟节点结群的时钟树生成方法和系统。

背景技术

时钟网络控制着整个集成电路的同步信号，在电路芯片的性能表现中起着决定性的作用。时钟网络的功耗、时钟偏差等因素直接关系着整个电路芯片的设计质量。

随着超大规模集成电路集成度的增大和工作频率的提高，芯片单位面积的功耗呈指数级增长。对于用电池供电的便携式设备来说，功耗直接与待机时间和电池寿命挂钩。而待机时间和电池寿命的长短对于便携式设备来说是最重要的，直接影响到产品的市场竞争地位。对于高可靠性设备，功耗过大导致芯片温度急剧升高，进而影响器件和连线的电学性能，甚至造成电路失效。因此，低功耗已经成为集成电路设计的主要优化目标之一。

时钟网络由于其时钟频率高，驱动的负载电容大等特点，在总功耗中占据较大的比重。因此，时钟网络设计除了考虑线长、时延、偏差等传统优化目标之外，更应该重视功耗，只有解决好时钟网络的功耗才能有效降低整个电路的总功耗。

在目前传统的低功耗设计流程中，主要是通过在时钟网络构造阶段减小时钟线长，门控时钟，双供电压等技术来降低时钟网络的功耗。

传统的时钟网络综合方法普遍采用二叉树结构。为了满足系统要求的时钟偏差要求，在时钟节点的附近经常需要插入大量的缓冲器去调节时钟节点的时延，如图4所示，其是图3所示样例在传统时钟网络综合流程下的时钟树构造结果示意图。对于时钟节点的转换速率而言，很大一部分缓冲器是不需要的，因而造成了功耗的浪费。

因此，亟需一种方案来解决上述问题，以减少功耗的浪费并且有效降低整个系统的时钟偏差。

发明内容

本发明所要解决的技术问题是需要提供一种可以减少功耗的浪费并且有效降低整个系统的时钟偏差的时钟树生成方法。

为了解决上述技术问题，提出了一种基于时钟节点结群的时钟树生成方法，包括以下步骤：

步骤A，将版图中的时钟节点划分为若干个底层时钟节点簇，在所述底层时钟节点簇内部进行底层时钟树构造，在所述底层时钟树的根部插入第一缓冲器，用于驱动所述底层时钟节点簇；

步骤B，将所有的第一缓冲器作为顶层时钟节点，构造顶层时钟树，在所述顶层时钟树的走线上插入若干个第二缓冲器，用于驱动所述顶层时钟节点；

步骤C，以所述第一缓冲器为连接点，将底层时钟树和顶层时钟树合并成为整体时钟树。

根据本发明的一个实施例，还包括步骤D，通过在所述整体时钟树中走线上进行绕线，改变走线长度，降低整体时钟树的时钟偏差。

根据本发明的一个实施例，所述步骤A中的将版图中的时钟节点划分为若干个底层时钟节点簇，是根据第一时钟节点信息和第一障碍信息，利用OBB带障碍的平衡二划分算法进行L次递归划分得到的，递归次数

其中，N表示版图中时钟节点的数目，c_i表示第i个时钟节点的电容，D表示版图中距离最远的两个节点的曼哈顿距离，α，β，C_b为常数，α，β用来调节时钟节点电容和走线电容在总电容估计中所占的比重，C_b代表对底层时钟节点簇的总负载的期望值。

根据本发明的一个实施例，所述步骤A中的在所述底层时钟节点簇内部进行底层时钟树构造，是根据第二时钟节点信息和第二障碍信息，利用OBB带障碍的平衡二划分算法将所述底层时钟节点簇进行划分，利用ODME带障碍的延迟合并插入算法完成时钟树绕线，生成底层时钟树。

根据本发明的一个实施例，所述步骤B中的构造顶层时钟树，是根据第三时钟节点信息和第三障碍信息，利用OBB带障碍的平衡二划分算法将所述顶层时钟节点进行划分，利用ODME带障碍的延迟合并插入算法完成时钟树绕线，确定顶层时钟树走线。

根据本发明的一个实施例，所述第一缓冲器的输出信号到达时钟节点时信号的翻转速率小于整体时钟树要求的翻转速率。

根据本发明的一个实施例，所述整体时钟树中从时钟源到所述时钟节点的任一路径上的第一缓冲器和第二缓冲器的数量总数为偶数。

根据本发明的另一方面，还提供一种基于时钟节点结群的时钟树生成系统，包括：

底层时钟树构造模块，用于将版图中的时钟节点划分为若干个底层时钟节点簇，在所述底层时钟节点簇内部进行底层时钟树构造，在底层时钟树的根部插入第一缓冲器，驱动所述底层时钟节点簇；

顶层时钟树构造模块，将所有的第一缓冲器作为顶层时钟节点，构造顶层时钟树，在顶层时钟树的走线上插入若干个第二缓冲器，用于驱动顶层时钟节点；