[发明专利]一种VDMOS及其制作方法

说明书

本发明公开了一种垂直双扩散场效应晶体管VDMOS及其制作方法，用以解决现有技术中存在的在制作多晶硅层和P型体区时存在累积偏差，使得P型体区与多晶硅层之间形成的沟道长度及精度不可控的问题。该制作方法包括：在外延层上形成氧化层；在氧化层上制作抗氧化层，并对抗氧化层的预设区域进行刻蚀，形成P型体区窗口；通过P型体区窗口向外延层注入三族元素形成P型体区；进行P型体区的驱入，并在P型体区窗口继续进行氧化层的生长；去除抗氧化层及上述氧化层，在外延层表面形成台阶；在去除了抗氧化层及氧化层的外延层上形成栅氧化层，栅氧化层表面与外延层表面形状相同，在栅氧化层上以外延层表面的台阶为套准标记制作多晶硅窗口。

技术领域

本发明涉及半导体芯片制造工艺技术领域，尤其涉及一种VDMOS及其制作方法。

背景技术

某些特殊应用的平面型VDMOS（Vertical double-diffused metal Oxidesemiconductor，垂直双扩散场效应晶体管）制作工艺中，在制作多晶硅之前，就需要制作出P型体区（即P型掺杂区），沟道的长短就会受到P型体区驱入、以及多晶硅层光刻套准精度的双重影响。其中，沟道长度如图5的圆虚线框所示，VDMOS的P型体区及多晶硅具体制作的步骤如下：

（1）、在外延层上形成牺牲氧化层，在牺牲氧化层上涂覆光刻胶，并形成用于制作P型体区的光刻胶窗口；如图1所示。

（2）、通过上述形成的光刻胶窗口向外延层注入三族元素形成P型体区；如图2所示。

（3）、进行P型体区的驱入；如图3所示。

（4）、去除牺牲氧化层上的光刻胶及牺牲氧化层，并在去除光刻胶及牺牲氧化层的外延层上生长栅氧化层，在栅氧化层上生长多晶硅层；如图4所示。

（5）、对多晶硅层上进行光刻，形成多晶硅窗口；如图5所示。

上述制作过程形成P型体区的时候无法在外延层表面留下套准标记，所以在制作多晶硅层的时候，只能与制作P型体区之前留下的套准标记进行套准。由于在制作P型体区时即与前一层存在套准偏差，那么，多晶硅层与P型体区之间就会存在累积偏差，使得P型体区与多晶硅层之间形成的沟道长度及精度不可控制。

发明内容

本发明实施例提供一种VDMOS及其制作方法，用以解决现有技术中存在的在制作多晶硅层和P型体区时存在累积偏差，导致P型体区与多晶硅层之间形成的沟道长度及精度无法保证的问题。

本发明实施例提供了一种VDMOS的制作方法，该方法包括：

在外延层上形成氧化层；

在该氧化层上制作抗氧化层，并对该抗氧化层的预设区域进行刻蚀，形成P型体区窗口；

通过上述P型体区窗口向上述外延层注入三族元素，形成P型体区；

进行P型体区的驱入，并在上述P型体区窗口继续进行氧化层的生长；

去除上述抗氧化层及上述氧化层，在上述外延层表面形成台阶；

在去除了抗氧化层及氧化层的外延层上形成栅氧化层，该栅氧化层表面与外延层表面形状相同，在该栅氧化层上以上述外延层表面的台阶为套准标记制作多晶硅窗口。

上述制作方法，制作P型体区时，在形成P型体区的外延层表面形成台阶，以使在制作多晶硅窗口时，以该台阶为套准标记，即使在多晶硅窗口形成时出现偏差，但那也是相对于P型体区出现的偏差，而不会出现累积偏差。使得P型体区和多晶硅窗口之间形成的沟道长度及精度可控。

较佳的，上述抗氧化层的制作材料可以为氮化硅，抗氧化层的形成温度为700℃～900℃，形成的抗氧化层厚度为0.1μm～0.2μm。上述抗氧化层的制作材料并不仅限于氮化硅，其他可以防止氧化的材料均适用本发明实施例。