[发明专利]基于谐波混频的无分频器宽带低相噪频率合成器

说明书

技术领域

本发明涉及频率合成领域，尤其涉及宽带低相噪的频率合成领域，具体是指一种基于谐波混频的无分频器宽带低相噪频率合成器。

背景技术

频率合成器是射频微波系统的核心部件之一，它对若干参考频率分量进行加减乘除等运算，合成输出其他频率。频率合成技术起源于20世纪30年代，目前已经广泛应用于移动通信、卫星导航、仪器仪表、数字电视等领域。

按照实现原理，频率合成技术大致可以分为：直接频率合成技术（DS）、直接数字频率合成技术（DDS）、间接频率合成技术、以及混合频率合成技术。

直接频率合成技术通过混频、分频、倍频等模拟技术实现频率的加减乘除，具有低相噪，切换速度快的优点；其缺点是体积大，结构复杂。

直接数字频率合成技术预先将相位、幅度信息进行量化并存储在RAM（随机存储器）中，按一定地址读取RAM中代表幅度的数值并经过数模转换（DAC），产生特定频率的信号。通过改变RAM时钟、步进来改变输出信号的频率。直接数字频率合成具有频率分辨率高、相位噪声低、切换速度快等优点，缺点是数字芯片技术的限制，输出频率较低，杂散较多。

间接频率合成的典型器件是锁相环（PLL），它是一种闭环负反馈系统，将输出信号经过分频、混频等操作后与参考信号进行鉴相，再经过电荷泵和环路滤波器，将相位差转换为电平或电流，该电平或电流再控制输出振荡器的频率，不断调正直至稳定。它的优点是频率调整范围宽、相噪较好、杂散较低，缺点是频率锁定速度较慢。

频率合成器的主要技术指标有：频谱纯度、频率范围、频率分辨率、频率切换时间等。频谱纯度是评价输出信号的最常用指标，在频谱上看，理想源的输出信号应为一根直线，即只在某一频点上才有功率。而实际上由于各种因素影响，频谱功率不可能集中于一点，而是在偏离该频点处也有功率分量，频谱纯度评价的就是在理想输出频点以外的功率相对理想频点功率的大小。表征频谱纯度的参数有相位噪声、谐波、杂散、分谐波等。

从前面的介绍可知，频率合成器的指标在某种程度上是很难兼顾的。例如，在很宽的频率范围内保持较高的频谱纯度就不容易实现，如果再要求快速切换就更难了。混合频率合成技术是综合运用DS、DDS和PLL频率合成技术的两种以上技术，充分利用各种频率合成技术的优点，适用于测试仪器等对性能指标要求高的场合。常用的混合频率合成的实现方式有：DDS内插PLL、DDS作为参考激励PLL、以及DDS参考同时PLL内插PLL等。这些方式都是基于PLL的。

DDS激励PLL的基本结构如图1所示，这种结构可以利用高的鉴相频率来提高PLL的切换速度，利用DDS的高分辨率来实现整体的小步进，同时PLL的带通特性还可以很好的抑制DDS输出频谱中的部分杂散。该方案基本实现了DDS和PLL的优势互补，但是该方案的输出范围覆盖只要是通过环路内可变分频比N的变化来实现，此次当分频比基数大或是大范围变化时，系统的输出相噪也会随着N的变化有20lgN的恶化。

影响相位噪声的因素是多种多样的，文献【1】【2】给出了PLL的相噪模型，如图2所示。在实际应用中，PLL通常包括分频器、鉴相器、电荷泵，它的相噪PN_PLL满足下式：

PN_PLL（dB）≈PN_PLL-NOR-FLR+10lg(f_PD)+20lg(N)；

式中PNPLL-NOR-FLR为PLL芯片的归一化基底相噪，f_PD为PLL鉴相频率，N为PLL反馈回路的分频比。根据以上公式，在输出VCO和参考源确定的情况下，N减小10倍，相噪将会降低20dB。因此，如何减小N成了频率合成器设计中改善相噪的突破口。

现有技术中存在的缺陷：

传统的混频反馈方案中，混频器的本振信号往往由DDS或另一个PLL产生，由DDS产生的本振信号频率范围窄，不能满足宽频带的输出要求；由另一个PLL产生的混频器本振信号则受限于该PLL的相位噪声，同样很难同时满足宽频带和低相噪的要求。

（1）DDS内插PLL方案