[发明专利]一种用于防抖动时隙同步的模电装置

说明书

技术领域

本发明涉及时隙同步技术领域，特别涉及一种用于防抖动时隙同步的模电装置。

背景技术

现有技术中，为了保证模数转换器ADC良好的接收效果和第一帧不丢失，要求在保证接收功率较低的信号时有一定的信噪比，而在接收功率较强的信号时，又不能产生太大的失真信号。因此，要求ADC输入信号的功率不超过-20dBm。但是为了接收信号强度指示器（RSSI，Received Signal Strength Indicator）容易计算，所以电调衰减器控制只有两档，即超过设置的门限打开衰减器，否则关掉衰减器。

目前，现有技术中都是通过数字方式实现同步时域信号，例如基于FPGA的同步模块。耦合需要同步的信号，经过ADC转换后送入FPGA，FPGA进行数据的采集、数据优化、数据解调等处理之后再进行时隙同步。

但是，数字方式进行时隙同步的缺点是：防抖动性较差；并且反应比较慢，需要进行软件计算判断后再动作，实时性较差。实时性差的直接结果就是会使ADC丢失数据。因此，需要提供一种防抖动时隙同步的装置，实时性比较高，防止数据的丢失。

发明内容

本发明要解决的技术问题是提供一种用于防抖动时隙同步的模电装置，能够较快地进行时隙同步，防止数据的丢失。

本发明实施例提供一种防抖动时隙同步的模电装置，包括：耦合电路、检测电路、整形电路、滞回比较电路和压控衰减器；

所述耦合电路，用于从射频通路上耦合射频信号到所述检测电路；

所述检测电路，用于将所述射频信号转换为电压时域信号发送给所述整形电路；

所述整形电路，用于将所述电压时域信号转换为三角波电压时域信号发送给所述滞回比较电路；

所述滞回比较电路，用于比较所述三角波电压时域信号高于设定门限值时，输出比较结果给所述压控衰减器，控制压控衰减器进行衰减工作。

优选地，还包括：滤波电路；

所述滤波电路连接在所述检测电路的输出端；

所述滤波电路，用于将所述检测电路输出的电压时域信号进行滤波后发送给所述整形电路。

优选地，所述滤波电路为RC滤波电路，包括：第十一电阻和第十一电容；

所述第十一电阻的一端连接所述检测电路的输出端，所述第十一电阻的另一端接地；

所述第十一电容的一端连接所述检测电路的输出端，所述第十一电容的另一端接地。

优选地，所述整形电路包括：第一电容、第二电容、第一电阻、第二电阻和运算放大器；

所述第一电容的第一端连接所述检测电路的输出端，所述第一电容的第二端连接第二电容的第一端，第二电容的第二端连接所述运算放大器的正相输入端；

所述第一电阻的一端连接所述运算放大器的正相输入端，所述第一电阻的另一端接地；

所述第二电阻的一端连接所述运算放大器的反相输入端，所述第二电阻的另一端连接所述第一电容的第二端；

所述运算放大器的输出端连接运算放大器的反相输入端。

优选地，所述整形电路还包括：第三电容和第四电容；

所述第三电容的一端连接所述运算放大器的工作电源端，所述第三电容的另一端接地；

所述第四电容的一端连接所述运算放大器的工作电源端，所述第四电容的另一端接地。

优选地，所述滞回比较电路包括：第三电阻、第四电阻、第五电阻和滞回比较器；

所述第四电阻的一端连接所述整形电路的输出端，所述第四电阻的另一端连接所述滞回比较器的正相输入端；

所述滞回比较器的正相输入端通过所述第五电阻接地；

所述滞回比较器的输出端通过所述第三电阻连接所述滞回比较器的正相输入端；

所述滞回比较器的反相输入端通过可调电阻连接滞回比较器的工作电源端。

优选地，所述滞回比较电路还包括：第五电容和第六电容；

所述第五电容的一端连接所述滞回比较器的工作电源端，所述第五电容的另一端接地；

所述第六电容的一端连接所述滞回比较器的工作电源端，所述第六电容的另一端接地。

优选地，所述设定门限值包括低门限值和高门限值；

所述低门限值为0.05V，所述高门限值为0.85V。

优选地，所述第三电阻为60千欧姆；

所述第四电阻为15千欧姆；

所述第五电阻为90千欧姆。

优选地，所述耦合电路包括耦合电容；

所述耦合电容的一端连接所述射频通路，所述耦合电容的另一端连接所述检测电路的输入端。