[发明专利]三维半导体元件

权利要求书

1.一种三维半导体元件，包括：

多层存储器层(memory layers)，垂直叠层于一衬底上且这些存储器层相互平行；

多条选择线(selection lines)，位于这些存储器层上方且这些选择线相互平行；

多条位线(bit lines)，位于这些选择线上方，且这些位线相互平行并垂直于这些选择线；

多条串行(strings)垂直于这些存储器层和这些选择线，且这些串行(strings)被电性连接至对应的这些选择线；

多个存储单元(cells)分别由这些串行、这些选择线和这些位线定义，且这些存储单元被排列为多列(rows)及多行(columns)，其中这些位线是平行于一行方向(columndirection)，而这些选择线是平行于一列方向(row direction)；其中同一行中相邻的这些存储单元被电性连接至不同的这些位线；以及

多个串行接触垂直于这些存储器层和这些选择线，且每个该串行接触的设置是对应于这些存储单元的每个该串行，其中这些串行接触被电性连接至对应的这些选择线和对应的这些位线。

2.根据权利要求1所述的元件，其中至少两条这些位线对应地位于同一行中的这些存储单元处。

3.根据权利要求1所述的元件，其中四条这些位线是相对应地设置于同一行中的这些存储单元处。

4.根据权利要求1所述的元件，其中至少相邻的这些两列的这些存储单元被电性连接至这些选择线之一。

5.根据权利要求1所述的元件，其中相邻的这些四列的这些存储单元被电性连接至这些选择线之一。

6.根据权利要求1所述的元件，其中这些串行接触的位置是偏移于相对应的这些存储单元的中心。

7.根据权利要求1所述的元件，其中对应于同一列的这些存储单元的这些串行接触，相邻的这些串行接触其中心是未对准的排列。

8.根据权利要求1所述的元件，其中对应于同一列的这些存储单元的这些串行接触，每相隔一个的这些串行接触是沿着该列方向排成一直线。

9.根据权利要求8所述的元件，其中对应于同一列的这些存储单元的这些串行接触是沿着该列方向分别排成一第一直线和一第二直线，且该第一直线是位于对应这些串行的一上方部份(upper portion)，且该第二直线是位于对应这些串行的一下方部份(lowerportion)，

其中当这些存储单元排列成一矩阵阵列(matrix array)，这些串行接触是透过一图案化金属层(patterned metal layer)和多个导电孔(conductive vias)而电性连接至对应的这些位线，其中该图案化金属层包括多个金属部(metal portions)其分别形成于对应的这些存储单元的这些串行接触处，每该个导电孔是形成于每该金属部上以电性连接至对应的该位线，其中这些金属部是部份地或完全地遮盖对应的这些串行接触，其中于同一列的这些存储单元，其相邻的这些金属部是错开地设置，

其中，两相邻的这些存储单元之间，沿着该列方向的距离为一存储单元x节距PX和沿着该行方向的距离为一存储单元y节距Py，当这些金属部之一至少部份地遮盖对应的该串行接触且该金属部为长方形的一第一部(first part)时，该第一部具有分别平行于该列方向和该行方向的一宽度X和一长度Y1，其中2PX＞X＞PX and Y1＜1/2Pv；当该金属部完全地遮盖对应的该串行接触时，该金属部包括该第一部和一第二部(second part)连接该第一部，该第一部和该第二部的总长度(overall length)Y2是平行于该行方向，其中Y2＞1/2Py。