[发明专利]提高通信系统频谱效率的编码系统及方法有效
申请号: | 201410030097.0 | 申请日: | 2014-01-22 |
公开(公告)号: | CN103731241B | 公开(公告)日: | 2017-02-08 |
发明(设计)人: | 夏文龙;周渊平 | 申请(专利权)人: | 四川大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00 |
代理公司: | 成都虹桥专利事务所(普通合伙)51124 | 代理人: | 李凌峰 |
地址: | 610065 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 提高 通信 系统 频谱 效率 编码 方法 | ||
1.提高通信系统频谱效率的编码系统,其特征在于,包括数据输入模块、数据分段模块、串并变换模块、电平位置联合编码模块、成型滤波模块及数据输出模块,所述数据输入模块与数据分段模块连接,数据分段模块与串并变换模块连接,串并变换模块与电平位置联合编码模块连接,成型滤波模块与电平位置联合编码模块连接,数据输出模块与成型滤波模块连接;
所述数据分段模块用于对数据输入模块输入的原始数据按照每M个比特为一组进行分段,所述M为大于2的整数,且为偶数,并将分段后的数据段传输给串并变换模块;
所述串并变换模块用于将每一个数据段中的数据,以每两个比特为一组,进行串行到并行的数据流变换,变换完成后传输给电平位置联合编码模块;
所述电平位置联合编码模块用于将两位高低电平表示的输入二进制数据编码为预设位置输出的一位二进制数据,让其中的一个比特位控制输出电平,另外一个比特位控制输出的位置,若当前输出位置不是预设位置,则在当前位置插入一个标记符号,在下一个预设位置输出一位编码,完成编码,并将编码完成后的数据传输给成型滤波模块;
所述成型滤波模块用于对编码完成后的数据进行码元成型滤波,使输出波形的带宽限定在有限的范围内,并将成型滤波完成后的数据通过数据输出模块进行输出。
2.如权利要求1所述的提高通信系统频谱效率的编码系统,其特征在于,还包括单双极性变换模块,所述串并变换模块连接通过单双极性变换模块与电平位置联合编码模块连接,所述串并变换模块输出的变换后的数据传输给单双极性变换模块进行单双极性变换,将单极性码变换为双极性码,变换完成后再传输给电平位置联合编码模块。
3.如权利要求1所述的提高通信系统频谱效率的编码系统,其特征在于,所述电平位置联合编码器中,具体编码为:设输入码字为(b1,b0),编码输出码字为C0,则当b1或b0为高或低,且输出码字位置为奇位或偶位时,或当b1或b0为低或高,且输出码字位置为偶位或奇位时,该输出码字位置的编码输出码字C0都为b0或b1,反之,则在该输出码字位置插入标记,并将下一个输出码字位置的编码输出码字C0输出为b0或b1。
4.如权利要求1或2或3所述的提高通信系统频谱效率的编码系统,其特征在于,所述成型滤波模块为时域加窗滤波器,其所加窗函数为平方根升余弦窗或凯撒窗或海宁窗或汉明窗以及其它可以限制频谱的窗函数。
5.提高通信系统频谱效率的编码方法,其特征在于,包括如下步骤:
步骤1、将原始数据按照每M个比特为一组进行分段,得到数据段,所述M为大于2的整数,且为偶数,以数据段进行编码;
步骤2、将每一个数据段中的数据,以每两个比特为一组,进行串行到并行的数据流变换;
步骤3、将所得数据中两位高低电平表示的二进制数据编码为预设位置输出的一位二进制数据,让其中的一个比特位控制输出电平,另外一个比特位控制输出的位置,若当前输出位置不是预设位置,则在当前位置插入一个标记符号,在下一个预设位置输出一位编码,完成编码;
步骤4、对所得到的编码数据进行成型滤波后再进行发送。
6.如权利要求5所述的提高通信系统频谱效率的编码方法,其特征在于,步骤2与步骤3之间还包括以下步骤:
步骤5、对串行到并行变换后的数据进行单双极性变换,将单极性码变换为双极性码,变换完成后得到双极性数据。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川大学,未经四川大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410030097.0/1.html,转载请声明来源钻瓜专利网。