[发明专利]一种在绝对式编码器中输出零位脉冲的电路结构

说明书

技术领域

本发明属于编码器控制技术领域，具体涉及一种在绝对式编码器中输出零位脉冲的电路结构。

背景技术

在现在的角度测量中，绝对式光电编码器通常用于测量控制系统的绝对位置，在某些控制系统中要求编码器在输出位置信息的同时，还要输出相位相差90°的两路正余弦信号，用于伺服系统的控制。因而出现了既能输出绝对位置又能输出伺服信号的混合式编码器。而在伺服控制中不仅需要正余弦伺服信号，还需要一个零位脉冲信号，且该零位脉冲信号要与编码器绝对零位对准。

目前，主要通过在编码盘再刻划一圈码道的方式来实现零位脉冲信号的输出；这样不仅会增大码盘的尺寸，且该零位脉冲信号很难与编码器的绝对零位对准，导致编码器装调难度大、测量精度低。

发明内容

本发明的目的在于提出一种在绝对式编码器中输出零位脉冲的电路结构，解决现有技术存在的编码器装调难度大和测量精度低的问题。

为实现上述目的，本发明的一种在绝对式编码器中输出零位脉冲的电路结构包括精码放大模块、粗码放大模块、粗码整形模块、逻辑处理模块和电子开关；

编码器的粗码信号A1～An依次经粗码放大模块和粗码整形模块进行粗码放大和粗码整形，经粗码整形后的粗码信号A1～An进入逻辑处理模块，编码器的精码信号An+1～Am经精码放大模块后进入逻辑处理模块，逻辑处理模块将进入的粗码信号A1～An和精码信号An+1～Am通过公式（一）进行逻辑运算，得到门控信号Gate，门控信号Gate控制电子开关的开合，精码信号An+1～Am中的任意一路信号Ap（0）通过电子开关输出零位脉冲信号Z；

Gate=Am(0)·An+1(0)‾·An+1(90)‾·A1+A2+···+An-1+An‾]]>(一)

其中：m为编码器码道的个数，n为编码器粗码信号的个数，p的取值为n+1～m之间的任意一个数值。

所述逻辑处理模块为复杂可编程逻辑器件CPLD。

所述精码信号An+1～Am中的任意一路信号Aq中相位相差90°的两路正余弦信号输出作为A信号和B信号；其中q的取值与p的取值相同。

所述精码信号An+1～Am中的任意一路信号Aq中的Aq（0）和Aq（90）通过移相电阻链移相处理得到相位相差90°的两路信号，并分别作为A信号和B信号输出。

本发明的有益效果为：本发明的一种在绝对式编码器中输出零位脉冲的电路结构将编码器的粗码信号经粗码放大和粗码整形处理后与经精码放大处理后的精码信号一同经逻辑处理模块处理得到门控信号，门控信号控制电子开关的开合，进而控制作为零位脉冲信号的一路精码信号的输出与否，通过逻辑计算公式的计算得到门控信号，使输出的零位脉冲信号与编码器绝对零位对准，当码盘在零位时，门控信号有效，使电子开关打开，任意一路精码信号Ap（0）信号正半周输出，当码盘在其他位置时，门控信号无效，电子开关关断，输出一直流电平，得到零位脉冲信号，解决现有技术装调难度大的问题；另外，精码信号相位相差90°的两路正余弦信号输出作为A信号和B信号用于伺服系统的控制，测量精度高。

附图说明