[发明专利]具有多个子寄存器文件的寄存器文件

权利要求书

1.一种用于在乱序处理器（100，600）中使用的寄存器文件（102，630），所述寄存器文件包括：

多个子寄存器文件（202-212，702-712），每一个子寄存器文件（202-212，702-712）包括至少一个物理寄存器；以及

多个缓冲器（214-224，714-736），每一个缓冲器（214-224，714-736）与子寄存器文件（202-212，702-712）相关联并且布置为：

接收目的地为相关联的子寄存器文件（202-212，702-712）的写入操作；

将每一个接收到的写入操作存储在所述缓冲器中；

接收对于存储在所述缓冲器（214-224，714-736）中的每一个写入操作的写入值；

将每一个接收到的写入值存储在所述缓冲器中；

对存储对于特定的写入操作的写入值做出响应，将所述特定的写入操作识别为等待写入操作；

在每一个时钟周期，确定在所述缓冲器（214-224，714-736）中是否存在至少一个等待写入操作；并且

对确定在所述缓冲器（214-224，714-736）中存在至少一个等待写入操作做出响应，选择所述等待写入操作中的一个并且将选择的写入操作发布到所述相关联的子寄存器文件（202-212，702-712）。

2.如权利要求1所述的寄存器文件（102，630），进一步包括多个仲裁逻辑单元（304，804），每一个仲裁逻辑单元（304，804）与子寄存器文件（202-212，702-712）相关联并且布置为：

接收被发布到所述相关联的子寄存器文件（202-212，702-712）的写入和读取操作；并且

通过优先处理读取操作来解决在相同的时钟周期中被发布到所述相关联的子寄存器文件（202-212，702-712）的读取和写入操作之间的冲突，除非相冲突的写入操作将被重写。

3.如权利要求1所述的寄存器文件（102，630），进一步包括多个仲裁逻辑单元（304，804），每一个仲裁逻辑单元（304，804）与子寄存器文件（202-212，702-712）相关联并且布置为：

接收被发布到所述相关联的子寄存器文件（202-212，702-712）的写入和读取操作；并且

通过优先处理读取操作来解决在相同的时钟周期中被发布到所述相关联的子寄存器文件（202-212，702-712）的读取和写入操作之间的冲突，除非相冲突的写入操作已经到达呈交时间。

4.如权利要求1所述的寄存器文件（102，630），进一步包括至少一个读取逻辑单元（302、802），每一个读取逻辑单元与至少一个子寄存器文件（202-212，702-712）相关联并且布置为：

接收对于每一个相关联的子寄存器文件（202-212，702-712）的读取操作；并且

将每一个读取操作发布到适当的子寄存器文件（202-212，702-712）以及与所述适当的子寄存器文件（202-212，702-712）相关联的至少一个缓冲器（214-224，714-736）。

5.如权利要求4所述的寄存器文件（102，630），其中，每一个读取逻辑单元（302，802）布置为仅对确定被发布到与所述适当的子寄存器文件（202-212，702-712）相关联的所述至少一个缓冲器（214-224，714-736）的所述读取操作不产生匹配做出响应来将所述读取操作发布到所述适当的子寄存器文件（202-212，702-712）。

6.如权利要求4所述的寄存器文件（102，630），其中，每一个读取逻辑单元（302，802）布置为在相同的时钟周期中将所述读取操作发布到所述适当的子寄存器文件（202-212，702-712）以及与所述适当的子寄存器文件（202-212，702-712）相关联的所述至少一个缓冲器（214-224，714-736）。

7.如权利要求1所述的寄存器文件（102，630），其中，所述子寄存器文件（202-212，702-712）的数量等于在单个时钟周期中能够由所述乱序处理器（100，600）呈交的指令的数量。

8.如权利要求1所述的寄存器文件（102，630），其中，所述子寄存器文件（202-212，702-712）中的每一个被实现在随机存取存储器中。