[发明专利]POP封装结构及其封装方法

说明书

技术领域

本发明涉及集成电路领域，具体涉及半导体的封装体堆叠。

背景技术

封装上封装（Package on Package，简称POP）是一种很典型的半导体堆叠封装，指将两个独立封装完成的封装体加以堆叠。传统的第二代POP封装结构的示意图如图1所示。每个封装体都包括基板P1、芯片P2、封装体P3和第二导电端子P5。为了将两个独立的封装体1和2组装在一起，现在通常利用激光烧蚀下封装体（本文中也称为第二封装体）2的塑封体P3的特定位置以开出窗口，并通过化学刻蚀或等离子体刻蚀来清除杂物以露出第二封装体2的第一面上的焊盘，在塑封体P3中形成的孔洞可被称为塑封孔。然后通过印刷或其他方式将焊料填充到塑封孔，之后可回流以形成第二封装体2的第一导电端子P4。组装时，上封装体（本文中被称为第一封装体）1的第二导电端子P5被电连接至第二封装体2的第一导电端子P4，从而形成半导体POP封装结构。常见的第一导电端子如焊球，常见的第二导电端子如焊料柱。

但是，如上所述，在现有的POP的制程过程中，需要在塑封体上开孔以及通过焊料印刷生成第二导电端子，这些工艺的实现过程复杂耗时，成本较高。并且，由于受开孔技术的限制，现有技术中下封装体上的第一导电端子一般只能是柱状或锥状，这不利于有效利用封装面积以得到更高密度和更小面积的封装芯片。

发明内容

本发明的目的是提供一种方法，该方法先在下封装体上形成第一导电端子再对下封装体进行塑封操作，从而可避免塑封体开孔及对塑封孔进行焊料填充的工艺步骤，本方法还便于形成各种异型的第一导电端子。本发明还提供了能使封装面积利用率得以提高的封装体堆叠结构。

为了实现上述目的，本发明提供一种POP封装结构的封装方法，所述POP封装结构包括第一封装体和第二封装体，所述封装方法包括：将芯片安装至第二基板的第一面上，并完成芯片键合；在所述第二基板的所述第一面的焊盘上设置第一导电端子；在所述第二基板的所述第一面上进行塑封操作以形成塑封体，所述芯片和所述第一导电端子位于该塑封体中；对所述第二封装体的所述塑封体进行减薄操作，以使所述第一导电端子的一端裸露于所述第二封装体的所述塑封体；以及组装所述第一封装体和所述第二封装体。

其中，所述第一导电端子中可包括异型的导电端子，比如呈螺旋状、弯折状、葫芦状、多个凸点叠加状的导电端子。

上述第一封装体以本领域技术人员所了解的方法进行封装，该第一封装体中可包括第一基板、位于所述第一基板的第一面上的芯片和塑封体以及位于所述第一基板的第二面上的第二导电端子。

优选地，所述第一封装体的所述第一基板的所述第一面全部可被所述第一封装体的所述塑封体所覆盖，和/或所述第二封装体的所述第二基板的所述第一面全部可被所述第二封装体的所述塑封体所覆盖。

其中，组装所述第一封装体和所述第二封装体可包括将所述第一封装体的所述第二导电端子以电连接的方式连接至所述第二封装体的所述第一导电端子。

上述的焊接可采用本领域技术人员所了解的任意焊接方法，例如回流焊接或者用导电胶焊接等。

上述方法还包括可在第二封装体的第二面上设置第二导电端子。

本发明还公开了一种POP封装结构，所述POP封装结构可包括被连接在一起的两个独立的封装体即第一封装体和第二封装体，其中，所述第一封装体可包括第一基板、位于所述第一基板的第一面上的芯片和塑封体以及位于所述第一基板的第二面上的第二导电端子，所述第二封装体可包括第二基板、位于所述第二基板的第一面上的芯片、第一导电端子和塑封体以及位于所述第二基板的第二面上的第二导电端子，所述第一封装体的所述第二导电端子通过电连接的方式连接至所述第二封装体的所述第一导电端子，其中所述第二封装体的所述第一导电端子可包括异型导电端子，所述异型导电端子可以呈螺旋状、弯折状、葫芦状、多个凸点叠加状等形状。

优选地，上述封装结构中，所述第一封装体的所述第一基板的所述第一面可全部被所述第一封装体的所述塑封体所覆盖，和/或所述第二封装体的所述第二基板的所述第一面可全部被所述第二封装体的所述塑封体所覆盖。

通过上述技术方案可在POP封装结构的封装过程中避免使用激光蚀孔和塑封孔填充等工艺难点，从而可简化制作工艺并加快加工时间。根据本发明，设计人员可以根据需要将塑封体中的导电端子设计成任意形状，而不再受激光蚀孔工艺的限制，从而能充分利用封装面积以支持更多I/O引脚，并实现具有更高可靠性和机械性能更优良的半导体POP封装结构。