[发明专利]半导体装置和信息读取方法

说明书

本发明提供了半导体装置和信息读取方法。所述半导体装置包括：记忆元件，其被构造成能够采取彼此可区别开的多个电阻状态；偏置施加部，其被构造用来在偏置施加周期内向所述记忆元件施加偏置信号；以及判定部，其被构造用来基于检出信号而判定所述记忆元件的电阻状态，其中所述检出信号是在被施加了所述偏置信号的所述记忆元件中生成的。当由所述判定部判定的所述电阻状态是所述多个电阻状态之中预定的一个电阻状态时，所述偏置施加部根据所述记忆元件的电阻值来设定所述偏置施加周期的长度。本发明的半导体装置和信息读取方法能使读取干扰难以发生。

技术领域

本发明涉及半导体装置和从该半导体装置读取信息的方法，该半导体装置包括记忆元件，该记忆元件被构造成通过利用电阻值发生变化的特性来存储信息。

背景技术

在诸如计算机等信息设备中，高密度且高速运行的DRAM(Dynamic Random AccessMemory，动态随机存取存储器)被广泛用作随机存取存储器。然而，由于与在电子设备中所使用的普通的逻辑电路LSI(Large Scale Integrated Circuit，大规模集成电路)和信号处理相比较而言，DRAM的制造工艺复杂，所以制造成本增加了。此外，DRAM是易失性存储器：当关闭其电源时信息会丢失，并且其必须频繁地执行刷新操作，即把所写入的信息(数据)读出、再次放大以及再次重写的操作。

另一方面，就目前来说，经常使用非易失性存储器：即使当关闭其电源时，信息也不会丢失。由于这样的非易失性存储器免于执行刷新操作，所以预期电力消耗会降低。虽然开发了各种类型的记忆元件以作为在这样的非易失性存储器中所使用的记忆元件，但是作为它们中的一者，存在有一种所谓的可变电阻式记忆元件，该可变电阻式记忆元件利用其电阻值发生变化的特性来存储信息(例如，参照K.Aratani，K.Ohba，T.Mizuguchi，S.Yasuda，T.Shiimoto，T.Tsushima，T.Sone，K.Endo，A.Kouchiyama，S.Sasaki，A.Maesaka，N.Yamada，and H.Narisawa，“A Novel Resistance Memory with High Scalability andNanosecond Switching(具有高可扩展性和纳秒开关的新型电阻式存储器)”，TechnicalDigest IEDM2007，783—786)。

人们提出了各种方法作为用于读出记忆在这样的可变电阻式记忆元件中的信息的方法。例如，未经审查的日本专利申请公开No.2003—323791公开了一种信息储存单元，其中，通过向记忆元件施加偏置电压且检出利用该偏置电压而生成的在该记忆元件中流动的电流来读出信息。

发明内容

通常，在非易失性存储器中可能会发生所谓的读取干扰(read disturb)(其中，由于读取操作，记忆元件中的记忆状态被反转，或者变得难以重写信息)。目前所期望的是其中难以发生这样的读取干扰的非易失性存储器。

本发明期望提供使读取干扰难以发生的半导体装置和信息读取方法。

本发明的一个实施例提供了一种半导体装置，其包括：记忆元件，它被构造成能够采取彼此可区别开的多个电阻状态；偏置施加部，它被构造用来在偏置施加周期内向所述记忆元件施加偏置信号；以及判定部，它被构造用来基于检出信号而判定所述记忆元件的电阻状态，所述检出信号是在被施加了所述偏置信号的所述记忆元件中生成的。当由所述判定部判定的所述电阻状态是所述多个电阻状态之中预定的一个电阻状态时，所述偏置施加部根据所述记忆元件的电阻值来设定所述偏置施加周期的长度。

本发明的一个实施例提供了一种信息读取方法，其包括：在偏置施加周期内向记忆元件施加偏置信号，所述记忆元件被构造成能够采取彼此可区别开的多个电阻状态；基于检出信号来判定所述记忆元件的电阻状态，所述检出信号是在被施加了所述偏置信号的所述记忆元件中生成的；当所判定的所述电阻状态是所述多个电阻状态之中预定的一个电阻状态时，根据所述记忆元件的电阻值来设定所述偏置施加周期的长度。