[发明专利]一种基于PowerPC处理器的DMA事务级建模方法

权利要求书

1.一种基于PowerPC处理器的DMA事务级建模方法，是在法国TIMA实验室的系统仿真验证平台Rabbits的基础上进行建模，包括：

总线（5），使用SystemC-TLM2.0进行事务级建模，用于处理主设备模块的传输请求；

内存（3），使用SystemC-TLM2.0进行事务级建模，连接总线（5），用于存储数据和指令，提供给DMA控制器（1）和CPU单元（2）；

外围设备（4），使用SystemC-TLM2.0进行事务级建模，连接总线（5）；其特征在于：还设置有

DMA控制器（1），使用SystemC-TLM2.0进行事务级建模，连接总线（5），用于进行数据搬运的控制，并发出中断请求信号；

CPU单元（2），输入端连接DMA控制器（1）接收DMA控制器（1）发出的中断请求信号，连接总线（5）用于读写内存（3）的数据和指令、读写DMA控制器（1）中的寄存器以及读写外围设备（4）中的数据，并模拟PowerPC指令和对中断请求进行处理；

所述的CPU单元（2）是采用法国TIMA实验室的系统仿真验证平台Rabbits的中的CPU部分，是由CPU处理器（22）和中间件（21）构成，所述中间件（21）的内部设置有用于接收四个通道（12、13、14、15）所发出的中断中请求信号的中断控制器（211），其中，所述的CPU处理器（22）包括PowerPC指令集，以及PowerPC设备控制寄存器指令，所述的设备控制寄存器指令包括有：用于将设备寄存器信息读取到通用寄存器内的mfdcr指令和用于将通用寄存器信息写到设备寄存器中的mtdcr指令，mfdcr指令和mtdcr指令实现的第一步是将设备控制寄存器总线地址转换设备控制寄存器的实际物理地址，第二步是通过中间件（21）读写DMA控制器中的寄存器。

2.根据权利要求1所述的一种基于PowerPC处理器的DMA事务级建模方法，其特征在于，所述的DMA控制器（1）包括有与所述的总线（5）相连的执行单元（11），与所述的执行单元（11）相连的四个通道（12、13、14、15），4个公共寄存器。

3.根据权利要求2所述的一种基于PowerPC处理器的DMA事务级建模方法，其特征在于，所述的4个公共寄存器是：用于存储DMA控制器（1）的运行状态的状态寄存器、Scatter/Gather命令寄存器、睡眠模式寄存器和极性配置寄存器。

4.根据权利要求2所述的一种基于PowerPC处理器的DMA事务级建模方法，其特征在于，所述的四个通道（12、13、14、15）中的任一通道内都设置有用于存储数据传输规则的控制寄存器，用于存储数据传输规则的控制和计数寄存器，源地址寄存器，目的地址寄存器，Scatter/Gather描述表地址寄存器，每一个通道设有一个中断请求端口，所述的中断请求端口与CPU单元（2）中的中断控制器相连，用于向CPU单元（2）发出中断请求信号。

5.根据权利要求2所述的一种基于PowerPC处理器的DMA事务级建模方法，其特征在于，所述的执行单元（11）包括有：用来实现对数据传输的逻辑控制、用于控制从四个通道（12、13、14、15）的中断端口向CPU单元（2）发出中断请求信号的中断控制和错误检测的7个sc_thread线程，所述的7个sc_thread线程有：用来实现对DMA控制器（1）中的四个通道（12、13、14、15）的不同中断进行控制的四个sc_thread线程，用来启动一般数据传输和scatter/gather传输，并根据通道优先级选择优先级最高的使能通道运行的一个sc_thread线程，用来按照根据四个通道内的寄存器存储的传输控制信息，向内存（3）和外围设备（4）发送请求搬运数据，并检测传输中的错误的一个sc_thread线程，用来读取内存（3）中的scatter/gather描述表配置寄存器，并完成scatter/gather的地址对齐错误检测的一个sc_thread线程。

6.根据权利要求5所述的一种基于PowerPC处理器的DMA事务级建模方法，其特征在于，所述的执行单元（11）对应四个通道（12、13、14、15）中的任一通道都具有空闲状态，一般传输状态，Scatter/Gather 传输状态，错误状态四种状态，其中，所述的一般传输状态和Scatter/Gather 传输状态在四个通道（12、13、14、15）中的任意两个通道内不能同时存在。