[发明专利]存储控制器、存储设备、信息处理系统和存储控制方法

说明书

本发明涉及存储控制器、存储设备、信息处理系统和存储控制方法。在本发明中，管理在多个存储器地址的信息并基于错误信息在存储器中确定刷新对象的地址。由此，提供了恰当地控制非易失性存储器的刷新处理的效果。

技术领域

本发明涉及存储控制器。具体地，本发明涉及用于非易失性存储器的存储控制器、用于非易失性存储器的存储设备、用于非易失性存储器的信息处理系统、该信息处理系统中的处理方法以及用于使计算机执行所述处理方法的程序。

背景技术

在信息处理系统中，动态随机存取存储器(DRAM)等被用作工作存储器(workmemory)。DRAM通常是易失性存储器，当电源停止时，会丢失其存储内容。另一方面，近年来，非易失性存储器(NVM)被使用。非易失性存储器大致地分为用于在以大数据为单位的情况下支持数据存取的闪速存储器(flash memory)以及用于在以小数据为单位的情况下提供高速随机存取的非易失性RAM(non-volatile RAM，NVRAM)。闪速存储器以NAND型闪速存储器作为代表。另一方面，非易失性RAM以电阻式RAM(ReRAM)、相变式RAM(PCRAM)以及磁阻式RAM(MRAM)作为代表。

在非易失性存储器中，为了避免存储状态随着时间流逝而改变的情况，可在存储状态改变之前执行如下刷新处理，在该刷新处理中，重写存储状态以对其进行校正。在相关领域的已知存储器系统中，存在如下存储器系统，如果在从非易失性存储器读取数据时检出错误，该存储器系统的存储器控制器在不从主机计算机接收命令的情况下自发地执行刷新处理(例如，参照日本未经审查专利申请2008-192267)。另外，还提出如下一种存储器系统，在该系统中，主机计算机在读取数据时接收错误检测的通知，并且主机计算机在合适时机执行刷新命令(例如，参照日本未经审查的专利申请2008-192267)。在刷新处理中，对检出错误的数据执行错误校正，并且将已校正的数据写入非易失性存储器。

在相关领域的上述技术中，当存储器控制器在读取命令的执行期间自发地执行刷新处理时，除了与读取命令的执行相关联地发生从非易失性存储器的数据读取处理之外，还发生写入处理。因此，与不执行刷新处理的情况相比，增加了用于完成读取命令所需要的时间，这导致读取命令的性能降低。

另外，假设在完成读取命令之后且在执行后续的读取命令或写入命令之前存储器控制器自发地执行刷新处理的情况。在这种情况下，如果主机计算机在刷新处理期间执行后续的命令，那么在对非易失性存储器的用于刷新处理的存取完成之前，都需要一直等候对非易失性存储器的用于后续处理的存取。换言之，最终这引起读取命令和写入命令的性能降低。

另一方面，假设响应于源自主机计算机的指令而执行刷新处理的情况。在这种情况下，当在读取命令的执行期间检出错误时，在完成读取命令处理之后，错误的出现被通知给主机计算机。主机计算机选择发出刷新命令的时机并基于所通知的信息发出刷新命令。为了抑制写入命令和读取命令的性能降低，主机计算机需要在不执行写入命令或读取命令的时机执行刷新命令。然而，当由于处于不允许立即执行刷新命令的状态中的多个命令而连续地执行写入命令和读取命令并且检出了错误时，不允许正确地保持错误信息。

发明内容

期望恰当地控制非易失性存储器的刷新处理。

根据本发明的实施例，提供一种存储控制器，其包含：错误信息管理部，其管理存储器的多个地址的错误信息；以及刷新对象确定部，其基于所述错误信息在所述存储器中确定刷新对象的地址。相应地，提供了基于多个地址的错误信息来确定刷新对象的地址的功能。

根据本发明的实施例，提供一种存储控制方法，其包含：管理存储器的多个地址的错误信息；以及基于所述错误信息在所述存储器中确定刷新对象的地址。相应地，提供了基于多个地址的错误信息来确定刷新对象的地址的功能。