[发明专利]一种快速生成PCB光绘层面的设计方法及系统

说明书

技术领域

本发明涉及电子领域，尤其涉及一种快速生成PCB光绘层面的设计方法及系统。

背景技术

目前，我们使用Cadence Allegro软件进行PCB设计，对于添加一些层叠、光绘等信息，比较繁琐，需要花费大量的时间和精力，通常是手动添加相关信息，或是从其他板子中导出层面，再导入到新的PCB中，最后还需仔细确认相关信息。上述做法不仅浪费时间，而且也很容易出错，针对这一情况，迫切需要一种能快速准确生成相关层面信息的工具。

发明内容

本发明提供一种快速生成PCB光绘层面的设计方法及系统，以解决上述问题。

本发明提供一种快速生成PCB光绘层面的设计方法。上述方法包括以下步骤：

将编写好的Skill程式放入到布线工具安装文件中并执行；

加载单板叠层的层面信息并执行，生成PCB光绘层面。

本发明还提供一种快速生成PCB光绘层面的设计系统，包括：编写执行模块、加载执行模块；其中，所述编写执行模块与所述加载执行模块相连；

所述编写执行模块，用于将编写好的Skill程式放入到布线工具安装文件中并执行；

所述加载执行模块，用于加载单板叠层的层面信息并执行，生成PCB光绘层面。

通过实施本发明的技术方案，将该Skill程式放入到布线工具安装文件中，执行该Skill程式就可以一键生成PCB光绘层面信息；本发明用CADENCE AXLSKILL语言开发了一种快速生成PCB光绘层面的设计方法即一键生成PCB光绘层面的SKILL程式，不仅大大提高了PCB工程师的工作效率，同时也减少因手动添加失误而造成的后续产品生产过程中的一系列问题；本发明将手动添加的PCB光绘层面信息转变成自动快速生成，通过该设计方法，实现了PCB板中光绘层面信息的快速生成，不仅节省了时间，也提高了层面的准确率。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1所示为本发明的实施例1的使用CADENCE AXLSKILL语言编写的Skill程式插件；

图2所示为本发明的实施例2的快速生成PCB光绘层面的设计思路流程图；

图3所示为本发明的实施例3的利用Skill设计程式来快速生成PCB光绘层面的设计方法的示意图；

图4所示为本发明的实施例4的快速生成PCB光绘层面的设计系统图。

具体实施方式

下文中将参考附图并结合实施例来详细说明本发明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

本发明提供了一种快速生成PCB光绘层面的设计方法，包括以下步骤：

将编写好的Skill程式放入到布线工具安装文件中并执行；

加载单板叠层的层面信息并执行，生成PCB光绘层面。

其中，所述输入单板叠层的层面信息并执行的过程为：

获取XSection中单板叠层的层面信息，全部加载到所述Skill程式中并执行。

其中，将XSection中单板叠层的层面信息，全部加载到所述Skill程式中的方式为：

执行菜单栏的命令，程序会自动弹出窗口，输入获取的XSection中单板叠层的层面信息，点击add按钮。

其中，采用CADENCE AXLSKILL语言编写Skill程式。

本发明的核心技术点为：

将编写好的Skill程式放入到布线工具安装文件中，执行菜单栏的命令，程序会自动弹出窗口，只需输入层叠信息就会自动生成光绘层面信息。

图1所示为本发明的实施例1的使用CADENCE AXLSKILL语言编写的Skill程式插件，如图1所示的一段程序，就是采用CADENCE AXLSKILL语言编写好的Skill程式插件。

图2所示为本发明的实施例2的快速生成PCB光绘层面的设计思路流程图，包括以下步骤：

步骤201：将编写好的Skill程式放入到布线工具安装文件中并执行；

步骤202：获取XSection中单板叠层的层面信息，全部加载到所述Skill程式中并执行；

其中，将XSection中单板叠层的层面信息，全部加载到所述Skill程式中的方式为：

执行菜单栏的命令，程序会自动弹出窗口，输入获取的XSection中单板叠层的层面信息，点击add按钮。