[发明专利]具有垂直沟道的半导体器件、电阻式存储器件及制造方法

说明书

提供了一种半导体器件、包括其的电阻式存储器件及其制造方法。半导体器件包括柱体，其与半导体衬底大体垂直地延伸，所述柱体包括内部部分和包围内部部分的外部部分。结区形成在垂直柱体的上部区域和下部区域中，以及栅极包围柱体。柱体的内部部分包括半导体层，所述半导体层具有大于柱体的外部部分的晶格常数的晶格常数。

相关申请的交叉引用

本申请要求2013年8月19日向韩国知识产权局提交的申请号为10-2013-0097806的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思的各种实施例涉及一种半导体集成电路器件及其制造方法，且更具体地，涉及一种具有垂直沟道的半导体器件、包括其的电阻式存储器件及其制造方法。

背景技术

随着移动数字信息通信和电子消费行业的快速发展，电荷控制器件可能面临许多限制。因而，需要开发一种新功能的存储器件。具体地，需要开发具有大容量、超高速以及超低功率的下一代存储器件，以满足大容量存储器的需求。

利用电阻器件作为存储媒介的电阻式存储器件已经被提出用作下一代存储器件。电阻可变的存储器件的实例可以包括：相变随机存取存储器（PCRAM）、电阻式随机存取存储器（ReRAM）、或者磁阻随机存取存储器（MRAM）。

电阻式存储器件可以由开关器件和电阻器件形成，并且可以根据电阻器件的状态来存储数据“0”或“1”。

即使在可变电阻式存储器件中，首先要改善集成密度，并且在有限的和小的面积中集成尽可能多的存储器单元。

为了满足这些需求，电阻式存储器件也采用三维（3D）晶体管结构。3D晶体管可以包括沟道和包围栅，所述沟道沿与半导体衬底的表面大体垂直的方向延伸，所述包围栅被形成为包围沟道。

3D晶体管需要高的操作电流，以保持高的电阻可变特性。

发明内容

一种示例性的半导体器件可以包括：柱体，与半导体衬底大体垂直地延伸，所述柱体包括内部部分和包围内部部分的外部部分；结区，形成在垂直柱体的上部区域和下部区域中；以及栅极，包围柱体，其中，柱体的内部部分包括半导体层，所述半导体层具有大于柱体的外部部分的晶格常数的晶格常数。

一种示例性的电阻式存储器件可以包括：柱体，包括沟道区；源极，形成在位于沟道区之下的源极区中；漏极，形成在位于沟道区上的漏极区中；栅极，包围柱体的外周缘；加热电极，位于漏极之上；以及可变电阻层，位于加热电极之上，其中，柱体的沟道区基于与源极区或漏极区的结而经受拉伸应力。

一种制造半导体器件的示例性方法可以包括以下步骤：在半导体衬底上形成第一半导体层，所述第一半导体层具有大于半导体衬底的晶格常数的晶格常数；将第一半导体层和半导体衬底图案化以形成初级柱体；在初级柱体的外周缘上通过形成具有与半导体衬底相同类型材料的第二半导体层来形成柱体；在柱体和半导体衬底上形成栅绝缘层；在柱体上部部分中形成漏极；在半导体衬底中柱体之下形成源极；以及形成包围柱体的外周缘的栅极。

一种示例性的微处理器可以包括：控制单元，被配置成从外部源接收外部信号，并且基于外部信号产生控制信号；运算单元，被配置成基于控制信号执行操作；以及存储单元，被配置成存储与微处理器相关的数据、或者与微处理器相关的数据的地址，其中，存储单元包括晶体管，所述晶体管包括具有内部部分和包围内部部分的外部部分的柱体，其中，内部部分和外部部分具有不同的晶格常数。

一种示例性的处理器可以包括：核单元，被配置成基于从外部源输入的命令来执行操作；高速缓冲存储单元，被配置成存储与处理器相关的数据、或者与处理器相关的数据的地址；以及总线接口，被配置成将核单元和高速缓冲存储单元互连，并且在核单元和高速缓冲存储单元之间传输数据，其中，高速缓冲存储单元包括晶体管，所述晶体管包括具有内部部分和包围内部部分的外部部分的柱体，其中，内部部分和外部部分具有不同的晶格常数。