[发明专利]通信系统中基于九轮AES_256差分式的解码方法

说明书

技术领域

本发明属于通信系统的技术领域，具体涉及到一种通信系统中基于九轮AES_256差分式的解码方法。

背景技术

在通信系统中，通信发射部件对要传递的待加密的数据信号往往会采用AES加密法，AES加密法是在替代置换网络结构基础上引入的分组加密法，其输入的分组长度为128bit,以字节为处理单元，密钥长度有128bit、192bit和256bit三种选择,常用AES_128，AES_192和AES_256来表达，AES在引入之初就考虑到针对通信系统的差分和线性攻击，由于线性置换层的不完全扩散性，导致近几年出现了飞来器攻击、矩形攻击、不可能差分攻击、相关密钥攻击、旁路攻击、中间相遇攻击、内部结构碰撞攻击、代数攻击这样的解码法。由于密钥编排的原因，通信系统中针对AES_192和AES_256的线性置换层的不完全扩散性比AES_128更为显著，致使AES_192和AES_256的攻击进展速度更快。

而针对通信系统中的AES的解码法，中间相遇攻击也是越来越为重要，但是现在的通信系统所用到的中间相遇攻击还没有针对AES_256轮数为9的解码法。

发明内容

本发明提供一种通信系统中基于九轮AES_256差分式的解码方法，实现了高级解码AES的一个新的差分方法，在该方法的基础上设计了一个新的9轮不可能差分方法并攻击了9轮AES_256，该攻击方法需要2⁹⁵明文对、约2¹⁶³组存储单元和约2¹⁹³次解码，通过该分析可以看出AES算法的行列变换的混淆程度不够，这为提升和改进AES安全性提供方法，避免了现在的通信系统所用到的中间相遇攻击还没有针对AES_256轮数为9的解码法的缺陷。

为实现上述目的，本发明的技术方案为：

一种通信系统中基于九轮AES_256差分式的解码方法，步骤如下：

步骤1：在通信传输系统中，在需要传输待加密的数据信号时，通信传输系统的中央处理器操纵通信传输系统的内存中开辟一个4行4列方阵结构的存储区域，然后通信传输系统的中央处理器根据需要传输待加密的数据信号的方阵属性和密钥信号的方阵属性将要传递的待加密的数据信号和密钥信号进行方阵变化，这样要传递的待加密的数据信号和密钥信号就形成为初始状态下的4行4列的原始方阵，该4行4列的原始方阵的信号元素为也即为方阵中的第a行第b列的信号元素，其中为传输待加密的数据信号的初始状态下方阵中的第a行第b列的信号元素，为密钥信号的初始状态下方阵中的第a行第b列的信号元素，其中括号内的0符号代表初始状态，a的取值为1、2、3或4，b的取值为1、2、3或4，另外以及其中x为通信传输系统的中央处理器选取的随机数据信号，这样通信传输系统的中央处理器就把该4行4列的原始方阵存储进入4行4列方阵结构的存储区域，随后在每轮AES加密时，通信传输系统的中央处理器在满足以及的条件下随机地改变随机数据信号，也即x的值，以此来改变4行4列方阵结构的存储区域所存储的4行4列的原始方阵的信号元素的信号值，而通信传输系统的中央处理器保持4行4列方阵结构的存储区域所存储的4行4列的原始方阵中的除了信号元素之外的其他的信号元素的信号值不变，通信传输系统的中央处理器这样就能构造出2⁸-1个4行4列方阵结构的输入差分数据信号，另外通信传输系统的中央处理器还通过改变4行4列方阵结构的存储区域所存储的4行4列的原始方阵中的除了信号元素之外的其他的信号元素的信号值来生成2¹¹²个4行4列方阵结构的输入对数据信号，这样通信传输系统的中央处理器经过对4行4列方阵结构的存储区域所存储的4行4列的原始方阵中的初始状态下的4行4列的原始方阵进行三轮AES加密后，就能得到数据信号元素为的4行4列方阵结构的输入差分数据信号，其中表示第j轮AES加密后的第i个4行4列方阵结构的输入差分数据信号的第k行第y列的数据信号元素，而对应的则表示第j轮AES加密后的所有4行4列方阵结构的输入差分数据信号的第k行第y列的所有数据信号元素，i为小于等于2⁸-1的自然数，j取值为1、2或3，k取值为1、2、3或4，y取值为1、2、3或4，接着通信传输系统的中央处理器在内存中开辟20个一字节的存储单元来存储和通信传输系统的中央处理器随机设定虚拟的虚拟的虚拟的和虚拟的和分别表示在第三轮AES加密后密钥信号的方阵中的第一行第一列的信号元素、第三轮AES加密后密钥信号的方阵中的第二行第二列的信号元素、第三轮AES加密后密钥信号的方阵中的第三行第三列的信号元素和第三轮AES加密后密钥信号的方阵中的第四行第四列的信号元素，再使非零并用24个一字节的存储单元来存储，这样通信传输系统的中央处理器就导出c₁的修正值、c₂的修正值、c₃的修正值、c₄的修正值、c₅的修正值、c₆的修正值、c₇的修正值、c₈的修正值、c₉的修正值、c₁₀的修正值、c₁₁的修正值、c₁₂的修正值、c₁₃的修正值、c₁₄的修正值、c₁₅的修正值以及c₁₆的修正值，c₁、c₂、c₃、c₄、c₅、c₆、c₇、c₈、c₉、c₁₀、c₁₁、c₁₂、c₁₃、c₁₄、c₁₅以及c₁₆按照存储地址从低到高的顺序分别表示存储的20个一字节的存储单元中的低地址的16个存储单元的信号存储值，c₁的修正值、c₂的修正值、c₃的修正值、c₄的修正值、c₅的修正值、c₆的修正值、c₇的修正值、c₈的修正值、c₉的修正值、c₁₀的修正值、c₁₁的修正值、c₁₂的修正值、c₁₃的修正值、c₁₄的修正值、c₁₅的修正值以及c₁₆的修正值被通信传输系统的中央处理器存储到预设的线性表结构的第一线性表存储区域内，接着通信传输系统的中央处理器继续导出的修正值，的修正值、的修正值、的修正值、的修正值、的修正值、的修正值以及的修正值的修正值、的修正值、的修正值、的修正值、的修正值、的修正值、的修正值以及的修正值被通信传输系统的中央处理器存储到预设的线性表结构的第一线性表存储区域内，利用如下公式（1）