[发明专利]芯片布置和芯片封装

说明书

技术领域

各种实施例总体上涉及一种芯片布置和一种芯片封装。举例而言，各种实施例涉及一种多芯片式通孔封装。

背景技术

可以将多个功率半导体芯片集成到一个电子封装例如通孔封装(THP)或表面安装器件(SMD)之中。

当前，分立的通孔封装(例如TO218、TO220、TO247、TO251)在功率应用中被用于分立的功率半导体芯片，例如，主要用于大于200V的高电压应用。然而，例如在一种标准半桥电路中，分立的封装要求更多板空间和更大的组装成本用于电和/或热的重新分布。

希望提供多芯片式封装以供用于功率应用。

发明内容

各种实施例提供了一种芯片布置。该芯片布置可以包括：第一芯片，该第一芯片包括第一触点和第二触点；第二芯片；引线框架，该引线框架包括第一引线框架部分和与该第一引线框架部分电绝缘的第二引线框架部分；以及多个引脚，这些引脚被耦合到该引线框架。至少一个第一引脚被耦合到该第一引线框架部分，并且至少一个第二引脚被耦合到该第二引线框架部分。该第一芯片的该第一触点被电耦合到该第一引线框架部分，并且该第一芯片的该第二触点被耦合到该第二引线框架部分。该第二芯片的触点被电耦合到该第二引线框架部分。

附图说明

在附图中，贯穿不同的视图，类似的参考标记总体上指代相同的部分。附图不必是按比例的，而是总体上将重点放在展示本发明的原理。在以下描述中，参照附图对本发明的各种实施例进行描述，在附图中：

图1示出了展示根据一个实施例的芯片布置的图；

图2示出了与图1的芯片布置相对应的电路；

图3示出了展示图1的芯片布置的图像；

图4示出了根据一个实施例的引线框架；

图5示出了根据一个实施例的引线框架；

图6示出了展示根据另一实施例的芯片布置的图；

图7示出了展示根据又一实施例的芯片布置的图；

图8示出了与图7的芯片布置相对应的芯片封装。

具体实施方式

以下详细说明参考了附图，这些附图通过展示方式示出了可以实践本发明的具体细节和实施例。

词语“示例性的”在此用来意指“充当一个示例、实例、或说明”。在此被描述为“示例性的”任何实施例或设计不必解释为是比其他实施例或设计更优选或者更有利的。

词语“耦合”在此用来指示两个元件彼此协作或者相互作用，而无论它们是直接还是间接地相接触(例如，物理接触或电接触)。

各种实施例涉及一种芯片布置。该芯片布置可以包括：第一芯片，该第一芯片包括第一触点和第二触点；第二芯片；引线框架，该引线框架包括第一引线框架部分和与该第一引线框架部分电绝缘的第二引线框架部分；以及多个引脚，耦合到该引线框架上。至少一个第一引脚被耦合到该第一引线框架部分上，并且至少一个第二引脚被耦合到该第二引线框架部分上。该第一芯片的该第一触点被电耦合到该第一引线框架部分，并且该第一芯片的该第二触点被耦合到该第二引线框架部分。该第二芯片的触点被电耦合到该第二引线框架部分。

该第一芯片和该第二芯片中的至少一个可以包括功率半导体芯片，如功率MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型栅场效应晶体管)、IGBT(绝缘栅双极型晶体管)或功率双极型晶体管。

在一个实施例中，该第一芯片可以包括场效应晶体管功率半导体芯片，例如，功率MOSFET或JFET。该第一芯片的该第二触点可以是该场效应晶体管功率半导体芯片的源极触点/端子。该第一芯片的该第一触点可以是该场效应晶体管功率半导体芯片的漏极触点/端子。

在各种实施例中，该第一芯片可以包括双极型晶体管功率半导体芯片。该第一芯片的该第二触点可以是该双极型晶体管功率半导体芯片的发射极触点/端子。该第一芯片的该第一触点可以是该双极型晶体管功率半导体芯片的集电极触点/端子。

在又一个实施例中，该第一芯片可以包括IGBT功率半导体芯片。该第一芯片的该第二触点可以是该IGBT功率半导体芯片的发射极触点/端子。该第一芯片的该第一触点可以是该IGBT功率半导体芯片的集电极触点/端子。

在各种实施例中，该第一芯片和该第二芯片中的至少一个可以具有的芯片大小是在从约1mm²至约800mm²范围内，例如，在从约10mm²至约50mm²范围内。