[发明专利]基于忆阻的非易失性存储器、读写擦除操作方法及测试电路

说明书

技术领域

本发明属于存储器领域，更具体地，涉及一种基于忆阻的非易失性存储器、读写擦除操作方法及其测试电路。

背景技术

忆阻是美国加利福尼亚大学伯克利分校的科学家蔡少堂于1971年提出的，蔡少堂教授从对称性角度预言提出，除电容、电感和电阻外，电子电路还应存在第四种基本元件一忆阻。蔡少棠指出，电压v、电流i、电荷q和磁通量，这4个基本电路变量之间应该存在六种数学关系：电流定义为电荷关于时间的导数i(t)＝dq(t)/dt；电压是磁通量关于时间的导数；电阻定义为电压随着电流的变化率R＝dv/di；电容定义为电荷随着电压的变化率C＝dq/dv；电感定义为磁通量随着电流的变化率还有一个问题是缺少了一种能够将电荷q与磁通量关联起来的电路元件，而这种元件即由电荷q和磁通量之间的关系来定义，蔡少棠将该元件命名为忆阻

美国惠普实验室的斯坦·威廉斯和其同事在进行极小型电路实验时制造出忆阻的实物，其成果发表在2008年5月的《nature》杂志上。忆阻的发现足以媲美100年前发明的三极管，其任何一项产业化应用都可能带来新一轮的产业革命。中国科技部2010年4月13日在其官方网站上指出：“美国惠普实验室科学家2010年4月8日在《自然》杂志上撰文表示，他们在忆阻提供上取得重大突破，发现忆阻可进行布尔逻辑运算，用于数据处理和存储应用”。

自从蔡少棠提出的忆阻被惠普实验室证实后，忆阻的应用研究涵盖了从存储和逻辑重构到神经学习和保密通信的各个领域，忆阻本身具有非易失的记忆能力，因此基于忆阻的非易失性随机访问存储器是忆阻的主要应用之一。

发明内容

本发明基于忆阻特有阻值记忆效应，提供了一种基于忆阻的非易失性存储器的电路结构，在此电路结构的基础上，利用忆阻的非易失性原理，探讨了对此基于忆阻的非易失性存储器电路的读、写、擦除功能的实现方法，其目的在于对忆阻存储单元进行读、写、擦除操作，由此解决基于忆阻的非易失性存储的技术问题。

本发明提供了一种基于忆阻的非易失性存储器，包括忆阻存储单元U0、第一选址开关M1、第二选址开关M2、第三选址开关M3、第四选址开关M4、第五选址开关M5、第一控制开关S1、第二控制开关S2、级联电阻R0和反相器U2A；所述第一选址开关M1的第二端与所述第二选址开关M2的第一端连接后与所述忆阻存储单元U0的一端连接，所述忆阻存储单元U0的另一端接地；所述第一选址开关M1的控制端与所述第二选址开关M2的控制端都与行地址信号Xi相连接；所述第一控制开关S1的第一端与所述第四选址开关M4的第一端连接，所述第一控制开关S1的第二端与所述反相器U2A的输出端连接，所述第一控制开关S1的第三端与所述第一选址开关M1的第一端连接，所述第一控制开关S1的第四端接地；所述第二控制开关S2的第一端与所述第三选址开关M3的第一端连接，所述第二控制开关S2的第二端与所述第三选址开关M3的控制端连接后与所述反相器U2A的输入端连接，所述第二控制开关S2的第三端与所述第五选址开关M5的第一端连接，所述第二控制开关S2的第四端接地；所述级联电阻R0的一端连接电源VCC，所述级联电阻R0的另一端与所述第三选址开关M3的第一端连接；所述第四选址开关M4的第二端用于连接输入的第一脉冲信号Input，所述第四选址开关M4的控制端与所述第五选址开关M5的控制端连接后用于接收列地址信号Yj；所述第五选址开关M5的第二端用于输出信号Output；所述反相器U2A的输入端用于接收读、写信号R/W。

更进一步地，工作时，通过给行地址信号Xi和列地址信号Yj同时施加高电平，控制所述第一选址开关M1和所述第二选址开关M2导通，所述忆阻存储单元U0与所述第一控制开关S1相连通；控制所述第四选址开关M4和所述第五选址开关M5导通，输入的第一脉冲信号Input与所述第一控制开关S1相连通，使所述第一脉冲信号Input到达所述忆阻存储单元U0，对所述忆阻存储单元U0进行写操作；所述忆阻存储单元U0的阻值状态经过由忆阻存储单元U0、所述级联电阻R0和所述电源VCC组成的分压电路分压后输出电压信号，电压信号由所述第二控制开关S2传递到所述第五选址开关M5进行输出，对所述忆阻存储单元U0进行读操作。