[发明专利]半导体元件及其制造方法

说明书

技术领域

本发明是有关于一种半导体元件及其制造方法。

背景技术

超高压元件在操作时必须具有高崩溃电压(breakdown voltage)以及低的开启电阻(on-state resistance，Ron)，以减少功率损耗。在目前的超高压元件中，经常发现在源极端会有非常大的电流聚集效应，因而成为崩溃点，导致元件的崩溃电压下降，而且漏电流的情况非常严重。

发明内容

本发明实施例提供一种半导体元件及其制造方法，用以提供具有高崩溃电压以及低漏电流的半导体元件。

本发明提出一种半导体元件，其包括基底、隔离结构、栅极结构、具有第一导电型的源极区与漏极区、以及导体层。源极区与漏极区位于基底中。隔离结构位于源极区与漏极区之间。栅极结构位于源极区与隔离结构之间的基底上。导体层位于基底上方，至少自源极区上方延伸至隔离结构上方，且电性连接源极区。基底包括第一区与第二区，在第二区的源极区的轮廓的曲率大于在第一区的源极区的轮廓的曲率，且在第二区上方的覆盖隔离结构的导体层的部分的宽度大于在第一区上方的覆盖隔离结构的导体层的部分的宽度。

根据本发明一实施例，所述导体层为最上层金属层。

根据本发明一实施例，所述半导体元件包括多个直线区域以及多个转弯区域，直线区域中的其中之一位于第一区；转弯区域中的其中之一位于第二区。

根据本发明一实施例，所述半导体元件更包括：具有第二导电型的顶层，位于隔离结构下方的基底中；以及具有第一导电型的梯层，位于顶层与隔离结构之间。

根据本发明一实施例，所述半导体元件更包括具有第二导电型的第一阱区，位于基底中，其中源极区位于第一阱区中，且栅极结构覆盖部分第一阱区；具有第二导电型的掺杂区位于第一阱区中，与源极区相邻，且与源极区共同连接导体层；以及具有第一导电型的第二阱区，位于基底中，其中第一阱区以及漏极区位于第二阱区中。

本发明还提出一种半导体元件的制造方法，包括于基底上形成隔离结构。于基底上形成栅极结构。在栅极结构与隔离结构的两侧的基底中形成具有第一导电型的源极区与具有第一导电型的漏极区。源极区接近栅极结构，漏极区接近隔离结构。于基底上方形成导体层。导体层自源极区上方延伸至隔离结构上方，且电性连接源极区。基底包括第一区与第二区，在第二区的源极区的轮廓的曲率大于在第一区的源极区的轮廓的曲率，且在第二区上方的覆盖隔离结构的导体层的部分的宽度大于第一区上方的覆盖隔离结构的导体层的部分的宽度。

根据本发明一实施例，所述导体层为最上层金属层。

根据本发明一实施例，所述半导体元件包括多个直线区域以及多个转弯区域，直线区域中的其中之一位于第一区；转弯区域中的其中之一位于第二区。

根据本发明一实施例，所述半导体元件的制造方法更包括：于隔离结构下方的基底中形成具有第二导电型的顶层；以及于顶层与隔离结构之间形成具有第一导电型的一梯层。

根据本发明一实施例，所述半导体元件的制造方法更包括：于基底中形成具有第二导电型的第一阱区，其中源极区位于第一阱区中，且栅极结构覆盖部分第一阱区；于第一阱区中形成具有第二导电型的掺杂区，掺杂区与源极区相邻，且与源极区共同连接导体层；以及于基底中形成具有第一导电型的第二阱区，其中第一阱区以及漏极区位于第二阱区中。

基于上述，本发明的半导体元件系依据源极区轮廓曲率不同将源极端的导体层(如最上层金属层)设计成具有不同的宽度，以分散曲率较大处或转角处的电场，提升崩溃电压，降低漏电流。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

图1是依据本发明实施例的一种半导体元件的上视图。

图2A至图2G是依据本发明实施例的一种半导体元件的制造方法的剖面示意图，其中图2G为图1的切线I-I以及II-II的剖面图。

图3是三种半导体元件在进行静电放电保护元件2kV的测试的漏电流曲线，所述半导体元件于各自源极端处的覆盖隔离结构的导体层的部分的宽度不同。

图4是三种半导体元件在进行静电放电保护元件2kV的测试的崩溃电压曲线，所述半导体元件于各自源极端处的覆盖隔离结构的导体层的部分的宽度不同。

【符号说明】

10：基底

12、14、16、18、32：阱区

20：顶层

22：梯层

24a～24d：隔离结构

26：栅介电层

28：栅极导体层