[发明专利]模数转换器

说明书

技术领域

本发明涉及一种模数转换器。

背景技术

随着工艺的演进，比较器的速度越来越快，并且其功耗是动态的，因此基于比较器结构的模数转换器越来越有优势。

然而比较器具有的亚稳态特性，当比较器输入两个非常接近的信号时，由于比较器的有限放大倍数，使得比较器长时间分辨不出输入大小而输出中间电平，发生这种情况即发生了亚稳态。一旦比较器出现亚稳态，会导致基于比较器结构的模数转换器失效或性能恶化，无法正常工作。

发明内容

有鉴于此，本发明提供一种模数转换器，在该模数转换器中的比较器出现亚稳态时，该模数转换器也可以正常工作。

在第一方面，本发明实施例提供一种模数转换器，所述模数转换器包括：多级比较模块；

其中，每级比较模块包括：比较器和亚稳态确定单元；

所述比较器用于当上一级比较模块未处于亚稳态时，接收第一时钟，第一输入信号和第二输入信号，对所述第一输入信号和第二输入信号进行比较；

所述亚稳态确定单元用于当上一级比较模块未处于亚稳态时，接收所述第一时钟，根据所述第一时钟生成参考时钟，如果所述比较器输出的第二时钟迟于所述参考时钟，则确定所述比较器处于亚稳态，从而确定本级比较模块处于亚稳态；

所述亚稳态确定单元还用于当上一级比较模块处于亚稳态时，则确定本级比较模块处于亚稳态；

其中，所述第二时钟为第一时钟经延迟后的时钟，所述第一时钟到第二时钟的延迟时间与所述比较器对所述第一输入信号和第二输入信号进行比较的时间成正比；

所述比较器还用于当上一级比较模块未处于亚稳态且本级比较模块处于亚稳态时，输出第一电平；当上一级比较模块处于亚稳态且本级比较模块处于亚稳态时，输出第二电平；当上一级比较模块未处于亚稳态且本级比较模块未处于亚稳态时，输出所述第一输入信号和第二输入信号的比较结果;

其中，所述第一电平和第二电平互为相反的电平。

在第一方面的第一种可能实现的方式中，所述比较器包括：比较电路，第一复用器，第二复用器和第三复用器；所述比较电路的第一输入端接收所述第一输入信号，所述比较电路的第二输入端用于接收所述第二输入信号，所述比较电路的第三输入端与第一复用器的输出端相连，所述第一复用器的选择端用于接收上一级比较模块输出的亚稳态标识，所述第一复用器的第一输入端用于接收所述第一时钟，所述第一复用器的第二输入端接低电平；所述比较电路的第一输出端与所述第二复用器的第一输入端相连，所述第二复用器的选择端用于接收所述亚稳态确定单元输出的亚稳态标识，所述第二复用器的第二输入端与所述第三复用器的输出端相连，所述第二复用器的输出端用于输出所述第一输入信号和第二输入信号的比较结果或第一电平或第二电平，所述第三复用器的选择端用于接收上一级比较模块输出的亚稳态标识，所述第三复用器的第一输入端接高电平，所述第三复用器的第二输入端接低电平；所述比较电路的第二输出端用于输出所述第二时钟；所述亚稳态确定单元包括：参考时钟生成电路，D触发器，第一与门，第二与门，第三与门，第一或门和第二或门；其中，所述参考时钟生成电路用于根据所述第一时钟生成参考时钟；所述参考时钟生成电路的第一输入端与所述第一与门的输出端相连，所述第一与门的第一输入端与所述第一复用器的输出端相连，所述第一与门的第二输入端用于接收所述参考时钟生成电路启动信号；所述参考时钟生成电路输出端与所述第一或门的第一输入端相连，所述第一或门的第二输入端与所述比较电路的第二输出端相连，所述第一或门的第三输入端与所述第二与门的输出端相连，所述第二与门的第一输入端用于接收所述第一时钟，所述第二与门的第二输入端用于接收上一级比较模块输出的亚稳态标识；所述第一或门的输出端与所述D触发器的时钟输入端相连，所述D触发器的信号输入端与所述比较器的第二输出端相连，所述D触发器的反相输出端与第二或门的第一输入端相连，所述第二或门的第二输入端用于接收上一级比较模块输出的亚稳态标识，所述第二或门的输出端与所述第三与门的第一输入端相连，所述第三与门的第二输入端用于接收所述参考时钟生成电路启动信号，所述第三与门的输出端用于输出本级比较模块输出的亚稳态标识。