[发明专利]MOS晶体管及其形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种MOS晶体管及其形成方法。

背景技术

金属-氧化物-半导体（MOS）晶体管是半导体制造中的最基本元件，其广泛适用于各种集成电路中。MOS晶体管一般为对称结构，主要包括：位于半导体衬底表面的栅极结构、位于栅极结构两侧的半导体衬底内的源极和漏极。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为N型掺杂（NMOS）和P型掺杂（PMOS）。

随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，半导体元件的尺寸也随之减小，在器件按比例缩小的过程中，MOS晶体管的源漏极之间的漏电流也进一步提高；并且，由于MOS晶体管的漏极电压并不随半导体元件尺寸减小而减小，这就导致源漏区间的沟道电场的增大，在强电场作用下，载流子在两次碰撞之间会加速到比热运动速度高许多倍的速度；电场强度增加到一定程度，使载流子的能量足够高时，就会离开衬底，隧穿进入栅氧化层中，被栅氧化层中的晶格缺陷所俘获，这种现象就是热载流子效应。热载流子效应会增加NMOS晶体管的阈值电压，减小PMOS晶体管的阈值电压，使半导体器件的性能退化，并影响长期运行的可靠性。

所以，现有的MOS晶体管的性能有待进一步的提高。

发明内容

本发明解决的问题是提供一种MOS晶体管及其形成方法，提高MOS晶体管的性能。

为解决上述问题，本发明提供一种MOS晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极下方的部分半导体衬底作为沟道区域；仅在所述栅极结构一侧的半导体衬底内进行口袋离子注入，形成口袋区；在所述栅极结构两侧的半导体衬底内形成源极和漏极，使所述口袋区位于源极与沟道区域之间，所述源极和漏极的掺杂离子类型与口袋区的掺杂离子类型相反。

可选的，待形成的晶体管为NMOS晶体管，所述口袋离子注入的离子类型为P型离子。

可选的，所述口袋离子注入的离子为In，离子能量为30KeV～50KeV，剂量为1E14atom/cm²～3E14atom/cm²，形成的口袋区内的掺杂离子浓度为1E14atom/cm³～3E14atom/cm³。

可选的，待形成的晶体管为PMOS晶体管，所述口袋离子注入的离子类型为N型离子。

可选的，所述口袋离子注入的离子为As，离子能量为2KeV～5KeV，注入剂量为5E14atom/cm²～7E14atom/cm²，形成的口袋区内的掺杂离子浓度为5E14atom/cm³～7E14atom/cm³。

可选的，形成所述源极和漏极的方法包括：对所述栅极结构两侧的半导体衬底内进行轻掺杂离子注入，形成轻掺杂区；对所述栅极结构两侧的半导体衬底内进行重掺杂离子注入，形成源极和漏极。

可选的，所述轻掺杂离子注入在口袋离子注入之后进行。

可选的，所述轻掺杂离子注入在口袋离子注入之前进行。

可选的，还包括：在所述源极、漏极和栅极表面形成金属硅化物层。

可选的，所述金属硅化物层的材料包括钴化硅、镍化硅或镍钴化硅中的一种或几种。

为解决上述问题，本发明还提供一种MOS晶体管，包括：半导体衬底；位于所述半导体衬底上的栅极结构，所述栅极结构包括位于半导体衬底表面的栅介质层和位于所述栅介质层表面的栅极，栅极下方的部分半导体衬底作为沟道区域；仅位于所述栅极结构一侧的半导体衬底内的口袋区；位于所述栅极结构两侧的半导体衬底内的源极和漏极，所述口袋区位于源极和沟道区域之间，所述口袋区的掺杂离子类型与源极的掺杂离子类型相反。

可选的，所述MOS晶体管为NMOS晶体管，所述口袋区的掺杂离子为P型离子。

可选的，所述口袋区的掺杂离子为In，掺杂浓度为1E14 atom/cm³～3E14 atom/cm³。

可选的，所述MOS晶体管为PMOS晶体管，所述口袋区的掺杂离子为N型离子。

可选的，所述口袋区的掺杂离子为As，掺杂浓度为5E14 atom/cm³～7E14 atom/cm³。