[发明专利]MOS晶体管的测试结构及测试方法有效
申请号: | 201410042176.3 | 申请日: | 2014-01-28 |
公开(公告)号: | CN104808126B | 公开(公告)日: | 2018-02-16 |
发明(设计)人: | 甘正浩 | 申请(专利权)人: | 中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司 |
主分类号: | G01R31/26 | 分类号: | G01R31/26;G01R27/02 |
代理公司: | 北京集佳知识产权代理有限公司11227 | 代理人: | 骆苏华 |
地址: | 201203 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | mos 晶体管 测试 结构 方法 | ||
1.一种MOS晶体管的测试结构,所述MOS晶体管包括衬底、源极、漏极以及栅极,其特征在于,所述MOS晶体管的测试结构包括:
第一驱动电极,通过第一导电插塞连接至所述源极;
第一感应电极,通过第二导电插塞连接至所述源极;
第二驱动电极,通过第三导电插塞连接至所述漏极;
第二感应电极,通过第四导电插塞连接至所述漏极;
第三驱动电极,通过第五导电插塞连接至所述栅极;
第三感应电极,通过第六导电插塞连接至所述栅极;
所述第二导电插塞到所述栅极的距离以及所述第四导电插塞到所述栅极的距离均可调;或者,
所述第二导电插塞和第四导电插塞中的一个到所述栅极的距离为最小安全距离,另一个到所述栅极的距离可调。
2.如权利要求1所述的MOS晶体管的测试结构,其特征在于,所述第一导电插塞的数量、所述第二导电插塞的数量、所述第三导电插塞的数量以及所述第四导电插塞的数量均为至少两个;每个第一导电插塞到所述栅极的距离相等;每个第二导电插塞到所述栅极的距离相等;每个第三导电插塞到所述栅极的距离相等;每个第四导电插塞到所述栅极的距离相等。
3.如权利要求1或2所述的MOS晶体管的测试结构,其特征在于,所述第一导电插塞到所述栅极的距离大于所述第二导电插塞到所述栅极的距离,所述第三导电插塞到所述栅极的距离大于所述第四导电插塞到所述栅极的距离。
4.如权利要求1所述的MOS晶体管的测试结构,其特征在于,所述第五导电插塞与所述栅极的连接端以及所述第六导电插塞与所述栅极的连接端位于所述栅极的同一侧。
5.如权利要求4所述的MOS晶体管的测试结构,其特征在于,所述第五导电插塞与所述栅极的连接端到所述栅极的中心的距离大于所述第六导电插塞与所述栅极的连接端到所述栅极的中心的距离。
6.如权利要求1所述的MOS晶体管的测试结构,其特征在于,还包括第四感应电极和第五感应电极;所述第四感应电极连接至所述第一驱动电极,所述第五感应电极连接至所述第二驱动电极。
7.一种MOS晶体管的测试方法,基于权利要求1至5任一项所述的MOS晶体管的测试结构,其特征在于,包括:
执行电压及电流获得步骤,以获得所述MOS晶体管的栅源电压、漏源电压以及漏极电流;
其中,所述电压及电流获得步骤包括:
施加源极电压至所述第一驱动电极,施加漏极电压至所述第二驱动电极,施加栅极电压至所述第三驱动电极;
测试所述第一感应电极的电位、所述第二感应电极的电位以及所述第三感应电极的电位以获得所述栅源电压和所述漏源电压,测试从所述第二驱动电极流向所述第一驱动电极的电流以获得所述漏极电流。
8.如权利要求7所述的MOS晶体管的测试方法,其特征在于,还包括:根据所述MOS晶体管的源漏串联电阻等于所述漏源电压比上所述漏极电流获得所述MOS晶体管的源漏串联电阻。
9.如权利要求7所述的MOS晶体管的测试方法,其特征在于,还包括:改变所述源极电压、漏极电压以及栅极电压的电压值,重复执行所述电压及电流获得步骤,以获得所述MOS晶体管的转移特性曲线和输出特性曲线。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司,未经中芯国际集成电路制造(上海)有限公司;中芯国际集成电路制造(北京)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410042176.3/1.html,转载请声明来源钻瓜专利网。