[发明专利]总线开关电路

说明书

关联申请

本申请享有以日本专利申请2013-120071号（申请日：2013年6月6日）为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。

技术领域

实施方式涉及总线开关电路。

背景技术

以CPU（Central Processing Unit：中央处理器）、基带IC（Integrated Circuit：集成电路）为代表的系统LSI（Large Scale Integration：大规模集成电路）的电源电压为了使用过程、低功耗化，低电压化正在发展。

另一方面，以往以来所使用的系统、处理模拟信号的系统的电源电压由于需要维持与以往系统的兼容性，因此低电压化的进展缓慢。

其结果，在电源电压不同的电路相互间进行信号的传达时，需要进行信号的电平变换的总线开关电路。

该以往的总线开关电路具备在总线开关元件的输出侧和电源布线之间连接的MOS晶体管。通过用单触发脉冲信号使该MOS晶体管导通，使输出侧的信号电平上升到电源电压。这里，为了高速地传达信号，需要缩短脉冲信号的脉冲宽度。但是，如果缩短脉冲信号的脉冲宽度，则由于负载电容、布线电感的影响引起的振铃（ringing），输出信号的电平降低到规定的电平以下。

发明内容

本发明的实施方式提供一种总线开关电路，该总线开关电路能够使输出信号接近规定的电平且更高速地传送信号。

按照实施例的总线开关电路具备在第1输入输出端子和第2输入输出端子之间连接的总线开关元件。总线开关电路具备在上述第2输入输出端子和第1电压线之间连接并且由第1控制信号控制的第1开关元件。总线开关电路具备在上述第2输入输出端子和上述第1电压线之间连接、由第2控制信号控制、并且使电流流过的驱动能力比第1开关元件小的第2开关元件。总线开关电路具备信号生成电路，该信号生成电路根据对向上述第1输入输出端子施加的第1电压和第1阈值进行比较所得的结果，输出上述第1控制信号及上述第2控制信号，控制上述第1开关元件及上述第2开关元件。总线开关电路具备使上述总线开关元件导通的控制电路。

附图说明

图1是表示第1实施方式的总线开关电路100的电路结构的一个例子的电路图。

图2是表示图1所示的总线开关电路100的各信号的波形的一个例子的波形图。

图3是表示图1所示的总线开关电路100的各信号的波形的其他例子的波形图。

图4是表示图1所示的总线开关电路100的各信号的波形的进一步其他例子的波形图。

图5是表示图1所示的总线开关电路100的各信号的波形的进一步其他例的波形图。

图6是表示在图1所示的总线开关电路100包含发送接收信号的系统101、102的结构的一个例子的方框图。

图7是表示第2实施方式的总线开关电路200的结构的一个例子的电路图。

图8是表示图7所示的总线开关电路200的各信号的波形的一个例子的波形图。

具体实施方式

以下，根据附图说明各实施方式。

（第1实施方式）

图1是表示第1实施方式的总线开关电路100的电路结构的一个例子的电路图。

如图1所示，总线开关电路100具备控制端子TOE、第1输入输出端子T1、第2输入输出端子T2、总线开关元件BS、第1开关元件SW1、第2开关元件SW2、第3开关元件SW3、第4开关元件SW4、脉冲信号生成电路（信号生成电路）PG、控制电路CON。

第1输入输出端子T1例如与第1逻辑电路（未图示）连接。从该第1逻辑电路向第1输入输出端子T1输入信号S1，或者，从该第1输入输出端子T1向该第1逻辑电路输出信号S1。另外，在图1的例子中，示出了从外部向第1输入输出端子T1输入信号S1的情况。

第2输入输出端子T2例如与第2逻辑电路（未图示）连接。从该第2逻辑电路向第2输入输出端子T2输入信号S2，或者，从该第2输入输出端子T2向该第2逻辑电路输出信号S2。另外，在图1的例子中，示出了从第2输入输出端子T2向外部输出信号S2的情况。

控制端子TOE被输入用于控制总线开关元件BS的一端的控制信号SC。

总线开关元件BS被连接在第1输入输出端子T1和第2输入输出端子T2之间。

该总线开关元件BS例如图1所示，是漏极与第1输入输出端子T1连接、源极与第2输入输出端子T2连接、栅极电压由控制电路CON控制的nMOS晶体管。