[发明专利]一种区间匹配CAM单元电路及其组成的RCAM存储器

权利要求书

1.一种区间匹配CAM单元电路组成的RCAM存储器，其特征在于：包括第一级级联的RMC单元电路100、三个后级级联的RMC单元电路101及结果处理单元电路102；所述第一级级联的RMC单元电路100包括等于链EQ_Chain电路200、大于链GE_Chain电路201，m个电路204和一个电路205，其中，电路204级联级数m为大于零的正整数；所述后级级联的RMC单元电路101包括等于链EQ_Chain电路202，大于链GE_Chain电路203 ，m个电路204和一个电路205，其中，电路204级联级数m为大于零的正整数；所述第一级级联的RMC单元电路100中的等于链EQ_Chain电路200的输出EQ_G3分别与第二级电路101中的等于链EQ_Chain电路202的evl端及大于链GE_Chain电路203的evl端连接，所述第二级和第三级电路101中的等于链EQ_Chain电路202的输出EQ_G2分别与第三级和第四级电路101中的等于链EQ_Chain电路202的evl端及大于链GE_Chain电路203的evl端连接，第四级电路101中的等于链EQ_Chain电路202的输出EQ_G0分别与结果处理单元电路102中的第一PMOS管MP1及第五NMOS管MN5的栅极连接，所述第一级级联的RMC单元电路100中的大于链GE_Chain电路201的GE_G3分别与结果处理单元电路102中的第五PMOS管MP5及第四NMOS管MN4的栅极连接，所述第二级电路101中的大于链GE_Chain电路203的GE_G2分别与结果处理单元电路102中的第四PMOS管MP4的栅极及第三NMOS管MN3的栅极连接，所述第三级电路101中的大于链GE_Chain电路203的GE_G2分别与结果处理单元电路102中的第三PMOS管MP4的栅极及第二NMOS管MN3的栅极连接，所述第四级电路101中的大于链GE_Chain电路203的GE_G0分别与结果处理单元电路102中的第二PMOS管MP2的栅极及第一NMOS管MN1的栅极连接。

2.根据权利要求1所述一种区间匹配CAM单元电路组成的RCAM存储器，其特征在于：所述电路204选自大于区间匹配单元GERMC电路、小于区间匹配单元LERMC电路、高电压摆幅大于区间匹配单元GERMC电路或高电压摆幅小于区间匹配单元LERMC电路中的一种，所述电路205选自与电路204相同的一种，同时将电路中的第二个NMOS管MN2去掉，将第一个NMOS管MN1的源极接地。

3.根据权利要求1所述一种区间匹配CAM单元电路组成的RCAM存储器，其特征在于：所述等于链EQ_Chain电路200，包括m+1个PMOS管MP0-MPm，反相器INV1以及所有级联的204与205中的第一NMOS管MN1；其中，所述m+1个PMOS管MP0-MPm的源极接电源电压，其漏极连接后再与反相器INV1输入端相连，所述m+1个PMOS管MP0-MPm的栅极分别连接所述m个电路204和所述一个电路205中的第五NMOS管MN5的源极与第六NMOS管MN6的源极连接点；反相器INV1的输出端与信号E0相连，反相器INV1输入端同时连接级联第一级电路204的第一NMOS管MN1的漏极，在级联第一级电路 204 和级联末级电路 204 之间，所有级联电路 204的第一NMOS管 MN1 的源极连接下一级级联电路 204 的第一 NMOS 管MN1 的漏极；级联末级电路 204 的第一 NMOS 管 MN1 的源极连接电路 205 的第一 NMOS 管 MN1 的漏极，电路 205 中的第一 NMOS 管 MN1 源极接地。