[发明专利]SOC芯片系统及其开机方法在审
申请号: | 201410044698.7 | 申请日: | 2014-02-07 |
公开(公告)号: | CN104834535A | 公开(公告)日: | 2015-08-12 |
发明(设计)人: | 林炳村 | 申请(专利权)人: | 昆达电脑科技(昆山)有限公司;神达电脑股份有限公司 |
主分类号: | G06F9/445 | 分类号: | G06F9/445;G06F15/78 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 215300 江苏省苏州*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | soc 芯片 系统 及其 开机 方法 | ||
1.一种SOC芯片系统,其特征在于包括:一管理芯片、一SPI外存芯片及若干SOC芯片,SOC芯片分别连接管理芯片与SPI外存芯片,所述SOC芯片上与SPI外存芯片连接的引脚为共享引脚,且SPI外存芯片内存储有开机程序;
管理芯片用于按序输出开机指令至单一SOC芯片,接受开机指令的SOC芯片为当前SOC芯片,且管理芯片根据当前SOC芯片的开机成功信号或开机失败信号输出开机指令给下一SOC芯片,然后将下一SOC芯片替换为当前SOC芯片;
SOC芯片用以接收开机指令、定义共享引脚的工作模式以及传输开机成功信号或开机失败信号至管理芯片,当SOC芯片接收开机指令后通过共享引脚的SPI模式从SPI外存芯片中加载开机程序,而当加载开机程序结束后,SOC芯片将共享引脚定义为GPIO高阻抗模式并传输开机成功信号或开机失败信号至管理芯片。
2.根据权利要求1所述的SOC芯片系统,其特征在于:所述管理芯片为CPLD或BMC。
3.根据权利要求2所述的SOC芯片系统,其特征在于:所述管理芯片连接一扩展芯片,部分SOC芯片连接于管理芯片与SPI外存芯片之间,部分SOC芯片连接于扩展芯片与SPI外存芯片之间。
4.一种SOC芯片系统的开机方法,其通过权利要求1所述的SOC芯片系统达成;其特征在于所述开机方法包括以下步骤:
步骤10:管理芯片输出开机指令至一SOC芯片,接受开机指令的SOC芯片为当前SOC芯片;
步骤20:当前SOC芯片通过共享引脚的SPI模式从SPI外存芯片中加载开机程序;
步骤30:当前SOC芯片确定开机成功或开机失败;
步骤40:当前SOC芯片将共享引脚定义为GPIO高阻抗模式;
步骤50:当前SOC芯片发送开机成功信号或开机失败信号;
步骤60:管理芯片接收开机成功信号或开机失败信号;
步骤70:管理芯片输出开机指令至下一SOC芯片,然后将下一SOC芯片替换为当前SOC芯片并返回步骤20。
5.根据权利要求4所述的SOC芯片系统的开机方法,其特征在于:所述SOC芯片共享引脚的预设模式为SPI模式。
6.根据权利要求5所述的SOC芯片系统的开机方法,其特征在于:每一SOC芯片重复开机的最高次数为预设次数,在预设次数范围内SOC芯片开机成功,则SOC芯片确定开机成功,而在同一SOC芯片的开机次数到达预设次数后SOC芯片开机失败,则SOC芯片确定开机失败。
7.根据权利要求6所述的SOC芯片系统的开机方法,其特征在于:于步骤20与步骤30之间还包括以下步骤:
步骤21:侦测当前SOC芯片是否成功开机?若成功开机,则执行步骤30;若未成功开机,则执行步骤22;
步骤22:判断当前SOC芯片的开机次数是否到达预设次数?若到达预设次数,则执行步骤30;若未到达预设次数,则执行步骤23;
步骤23:当前SOC芯片发送开机失败信号至管理芯片;
步骤24:管理芯片再一次输出开机指令至当前SOC芯片并返回步骤20。
8.根据权利要求7所述的SOC芯片系统的开机方法,其特征在于:所述开机指令为第一信号由预设的低电位变为高电位。
9.根据权利要求8所述的SOC芯片系统的开机方法,其特征在于:所述开机成功信号为第二信号由预设的高电位变为低电位,开机失败信号为第二信号由高电位信号持续预定时间。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于昆达电脑科技(昆山)有限公司;神达电脑股份有限公司,未经昆达电脑科技(昆山)有限公司;神达电脑股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410044698.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:应用程序自运行的方法和装置
- 下一篇:智能终端应用启动的方法及智能终端