[发明专利]一种形成FinFET器件的鳍片的方法

说明书

本发明提供一种形成FinFET器件的鳍片的方法，包括：提供半导体衬底，在半导体衬底上形成图案化的锗硅层；在图案化的锗硅层的顶部和侧壁上外延生长硅层；在半导体衬底上形成覆盖图案化的锗硅层的牺牲材料层；回蚀刻牺牲材料层，同时去除图案化的锗硅层顶部的硅层，直至牺牲材料层的顶部与图案化的锗硅层的顶部平齐为止；去除锗硅层；去除牺牲材料层以形成鳍片。根据本发明，通过外延的方式定义鳍片的特征尺寸，不会出现通过图形化的方式定义鳍片的特征尺寸时面临的鳍片的线宽粗糙度和线边缘粗糙度的精度控制问题，提升FinFET器件的性能。

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种形成FinFET器件的鳍片（Fin）的方法。

背景技术

鳍式场效应晶体管（FinFET）是用于22nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应。

现有的制作FinFET的工艺通常包括下述步骤：首先，在硅基体上形成一掩埋氧化物层以制作绝缘体上硅（SOI）结构；接着，在所述绝缘体上硅结构上形成一硅层，所述硅层可以是单晶硅或者多晶硅；然后，图形化所述硅层，并蚀刻经图形化的所述硅层以形成FinFET的Fin。接下来，可以在Fin的两侧形成栅极，并在Fin的两端形成锗硅应力层。

在上述制作FinFET的过程中，Fin的制作对于半导体制造工艺而言是具有挑战性的，因为22nm及以下工艺节点下的Fin的高度为30-40nm，对应于一定的深宽比，Fin的宽度仅为12-17nm。由此可见，在Fin的制作过程中，需要使用更小的光刻特征尺寸和蚀刻特征尺寸，导致相应的工艺窗口达到临界值，在Fin的图形化过程中，Fin的图形容易出现垮塌现象。此外，通过图形化的方式定义Fin的特征尺寸将会导致形成的FinFET的阈值电压出现较大幅度的波动现象，这是因为采用上述方法形成的Fin的线宽粗糙度和线边缘粗糙度的精度控制存在偏差。

因此，需要提出一种方法，通过非图形化的方式定义Fin的特征尺寸，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种形成FinFET器件的鳍片的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成图案化的锗硅层；在所述图案化的锗硅层的顶部和侧壁上外延生长硅层；在所述半导体衬底上形成覆盖所述图案化的锗硅层的牺牲材料层；回蚀刻所述牺牲材料层，同时去除所述图案化的锗硅层顶部的硅层，直至所述牺牲材料层的顶部与所述图案化的锗硅层的顶部平齐为止；去除所述锗硅层；去除所述牺牲材料层以形成所述鳍片。

进一步，形成所述图案化的锗硅层的步骤包括：在所述半导体衬底上沉积锗硅层，在所述锗硅层上形成具有所需图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述锗硅层，形成所述图案化的锗硅层；通过灰化去除所述光刻胶层。

进一步，形成所述图案化的锗硅层的步骤包括：在所述半导体衬底上沉积锗硅层，在所述锗硅层上形成具有所需图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述锗硅层和所述半导体衬底，形成所述图案化的锗硅层的同时在所述半导体衬底中形成沟槽；通过灰化去除所述光刻胶层。

进一步，所述沟槽的深度大于等于50nm。

进一步，所述沟槽的深度为60-300nm。

进一步，外延生长所述硅层之前，还包括在所述沟槽中填充隔离材料的步骤。

进一步，所述隔离材料为氧化物层，所述氧化物层的顶部低于所述半导体衬底的顶部。

进一步，所述氧化物层的顶部与所述半导体衬底的顶部之间的距离大于等于10nm。

进一步，形成所述氧化物层的步骤包括：沉积一氧化物层，以完全填充所述沟槽；执行化学机械研磨直至露出所述锗硅层的顶部；实施回蚀刻以形成所述氧化物层。