[发明专利]一种克服7种相位模糊的PTCM+8PSK编译码器的设计方法

权利要求书

这种克服7种相位模糊的PTCM+8PSK编译码器包括以下模块，控制模块，差分编译码模块、卷积编码器模块、克服相位模糊编码器模块、克服相位模糊译码器模块、软判决Viterbi译码器模块、分支矩阵和扇区值旋转电路模块、ROM表存储模块，归一化速率监控电路的设计等。本发明所公开的设计方法有以下特征：包括：

1.所述克服相位模糊编码器模块，是指两路源编码数据的一路经过差分编码，再进行卷积编码，另一路源编码数据和已经经过卷积编码的数据经过由合路器和分路器及差分编码器组成的克服相位模糊编码器，一共生成3路并行输出。使用该模块可以克服90°，180°，270°的相位模糊。 

2.所述克服相位模糊译码器模块，是编码器的逆模块，其中的二相差分编码器模块由二相差分译码器模块代替。该模块用于PTCM+8PSK译码器中，用于一路进入模糊编码器的译码。 

3.所述分支矩阵旋转和扇区值旋转模块，就是对输入的BM11，BM10，BM01，BM00和Sector值进行偏转。该电路是用于克服45°，135°，225°，315°相位模糊电路的一部分。 

4.所述ROM表存储模块，是在一个存储单元内按照相位点的相位存储BM11，BM10，BM01，BM00和Sector值。其中BM11，BM10，BM01，BM00的值送入到软判决Viterbi译码器中，译出低位比特。Sector值结合克服相位模糊译码器的值译出高位比特。 

5.所述归一化监控电路的设计，当所有的状态矩阵(State Metric)都达到一个特定值时，该矩阵归一化电路将从所有状态中减去这个特定值以防止溢出。Viterbi-IP核有一个8位的输出信号Normaliz[7..0]，Viterbi译码器每进行一次归一化操作，Normaliz[7..0]值加1。当接收信号点发生45°，135°，225°，315°相位偏转时，State Metric增速异常地变高，即在很短时间内，就要进行一次归一化操作。本文设计的归一化速率监控电路有两个计数器，T计数器和N计数器。T计数器计算测试时间，N计数器计算归一化的次数。T计数器的门限值设为255，N计数器的门限值设为12。在一段给定的时间(T个时钟周期)内，如果N没有达到这个门限值12，即Rotate_EN=0时，Viterbi译码器处于同步状态，分支矩阵电路不旋转；当N计数器超过门限值时，Rotate_EN=1，Viterbi译码器处于失步状态，这时，分支矩阵和扇区值矩阵电路发生旋转。 

6.所述软判决Viterbi译码器，是采用IP核，采用参数设置的方法，配置成PTCM方式的软判决Viterbi译码器。 

7.所述控制模块，是指产生各子模块的控制信号，控制各子模块按照规定的时序协调工作，完成PTCM+8PSK的编译码工作。