[发明专利]基于JTAG接口的宇航FPGA通用刷新电路的实现方法

说明书

技术领域

本发明涉及基于JTAG接口的宇航FPGA通用刷新电路及其实现方法，特别是用于检测并恢复宇航用SRAM型FPGA发生的空间单粒子翻转故障，属于集成电路技术领域。

背景技术

SRAM型FPGA的基本结构如图5，其中主要的功能模块包括：四周一圈的输入输出模块(IOB)、边沿两列块存储器(Block RAM)、内部的可编程逻辑块阵列(CLB)，除此以外，还有遍布整个电路连接各个模块的互联资源。上述逻辑资源和互联资源都由下层SRAM配置位控制。大量的遍布FPGA电路的SRAM配置位决定了FPGA电路的具体功能，这些配置位的码流集合即被称为码流(bit stream)。

当SRAM型FPGA在空间环境应用时，空间高能粒子会穿透FPGA器件内部并在路径上产生电离，从而引起电路节点上瞬时电流干扰而导致电路错误。典型的6管SRAM单元由两个交叉连接的反相器以及两个用于读写控制的门控管组成，如图6所示为SRAM型FPGA的配置存储器单粒子翻转的原理。当高能粒子打在SRAM单元的灵敏区域时(以反偏n管的漏区为例)，电荷在结区的收集产生了一个瞬态电流脉冲，导致该单元存储的信息由“1”变成了“0”，状态出现了翻转。这种效应就是空间单粒子翻转效应，配置位状态的翻转可能导致严重的功能故障，导致内部功能错乱、连线短路、断路等。这种配置位翻转导致的故障是永久性的故障，只能通过重新加载码流来消除。

发明内容

本发明的目的在于克服现有技术的上述缺陷，提供基于JTAG接口的宇航FPGA通用刷新电路，该电路能够消除单粒子翻转效应对SRAM型FPGA造成的不利影响，提高宇航FPGA空间应用可靠性。

本发明的另外一个目的在于提供基于JTAG接口的宇航FPGA通用刷新电路的实现方法。

本发明的上述目的主要是通过如下技术方案予以实现的：

基于JTAG接口的宇航FPGA通用刷新电路，该刷新电路连接PROM和FPGA，所述刷新电路包括15个功能管脚，其中输入管脚6个，分别为：时钟管脚clk、暂停管脚pause、配置完成管脚done_fpga、初始化完成管脚initial_fpga、JTAG数据输出管脚tdo_fpga、PROM数据管脚data_prom，输出管脚9个，分别为：配置时钟管脚cclk_fpga、复位管脚prog_fpga、FPGA第0配置数据位管脚din_fpga、JTAG时钟管脚tck_fpga、JTAG数据输入管脚tdi_fpga、JTAG模式管脚tms_fpga、PROM时钟管脚clk_prom、PROM输出使能管脚oe_prom、PROM片选管脚ce_prom，其中：

刷新电路的clk_prom管脚连接PROM的时钟管脚CLK，刷新电路的ce_prom管脚连接PROM的片选管脚CE，刷新电路的oe_prom管脚连接PROM的输出使能管脚OE，刷新电路的data_prom管脚连接PROM的数据管脚DATA，刷新电路的cclk_fpga管脚连接FPGA的配置时钟管脚CCLK，刷新电路的done_fpga管脚连接FPGA的配置完成管脚DONE，刷新电路的initial_fpga管脚连接到FPGA的初始化完成管脚initial，刷新电路的din_fpga管脚连接到FPGA的第0配置数据位管脚Din，刷新电路的tck_fpga管脚连接到FPGA的JTAG时钟管脚TCK，刷新电路的tms_fpga管脚连接到FPGA的JTAG模式管脚TMS，刷新电路的tdi_fpga管脚连接到FPGA的JTAG数据输入管脚TDI，刷新电路的tdo_fpga管脚连接到FPGA的JTAG数据输出管脚TDO，刷新电路的prog_fpga管脚连接到FPGA的复位管脚program，刷新电路通过clk管脚接收外部时钟信号，刷新电路通过pause管脚接收外部的暂停或启动信号。

基于JTAG接口的宇航FPGA通用刷新电路的实现方法中，包括如下步骤：

(1)、上电后，刷新电路初始态为空闲状态，空闲状态下若通过pause管脚从外部输入的pause信号为“1”电平，则判断done_fpga管脚从FPGA接收的done_fpga信号，若所述done_fpga信号为“1”电平则进入回读校验状态，进入步骤(3)，若所述done_fpga信号为“0”电平则进入配置状态，进入步骤(2)；