[发明专利]半导体封装件及其制法

说明书

技术领域

本发明涉及一种半导体封装件及其制法，特别是指一种具有多个面对面的芯片的扇出型(Fan-Out type)半导体封装件及其制法。

背景技术

在扇出型半导体封装件的技术中，常将二芯片崁埋于封装胶体内，并将二线路形成于该封装胶体上以电性连接该二芯片，且透过多个焊球分别电性连接该二线路以传递该二芯片的输出入(I/O)讯号。

图1A与图1B为分别绘示现有技术的半导体封装件的剖视示意图及俯视示意图。如图所示，半导体封装件1包括一封装胶体10、一第一芯片11、一第二芯片12、一第一线路13、一第二线路14、一介电层15、多个第一焊球16以及多个第二焊球17，且该半导体封装件1具有长度L1、宽度W1及高度H1。

该封装胶体10具有相对的第一表面10a与第二表面10b。该第一芯片11与该第二芯片12分别嵌埋于该封装胶体10内，该第一芯片11具有第一作用面111与位于该第一作用面111的多个第一焊垫112，该第二芯片12具有第二作用面121与位于该第二作用面121的多个第二焊垫122，该第一作用面111与该第二作用面121均外露于该封装胶体10的第一表面10a。

该第一线路13形成于该封装胶体10的第一表面10a与该第一芯片11的第一作用面111上以电性连接该些第一焊垫112，该第二线路14形成于该封装胶体10的第一表面10a与该第二芯片12的第二作用面121上以电性连接该些第二焊垫122。

该介电层15形成于该封装胶体10的第一表面10a、第一芯片11的第一作用面111、第二芯片12的第二作用面121、第一线路13及第二线路14上，并具有多个第一开孔151与多个第二开孔152以分别外露出部分该第一线路13及该第二线路14。

该些第一焊球16与该些第二焊球17均设置于该介电层15的顶面153，并分别电性连接该些第一开孔151所外露的第一线路13及该些第二开孔152所外露的第二线路14。

上述现有技术的缺点，在于该第一芯片11与该第二芯片12均嵌埋于该封装胶体10内并外露于该第一表面10a，故该半导体封装件1会具有较大的面积(长度L1乘以宽度W1)。同时，该些第一焊球16与该些第二焊球17分别配置于该介电层15的顶面153的右边区域及左边区域，故该些第一焊球16或该些第二焊球17的间距较大、分布较松散且使用面积较大。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

本发明的主要目的为提供一种半导体封装件及其制法，能在该半导体封装件的厚度几乎不变下，缩小该半导体封装件的面积。

本发明的半导体封装件，其包括：封装胶体，其具有相对的第一表面与第二表面；至少一第一芯片，其嵌埋于该封装胶体内，并具有第一作用面与位于该第一作用面的多个第一焊垫，该第一作用面外露于该封装胶体的第一表面；增层结构，其形成于该封装胶体的第一表面与该第一芯片的第一作用面上，并具有第一线路层、第二线路层与相对的第三表面及第四表面，其中，该第三表面接触该第一表面，且该第一线路层电性连接该第一芯片的第一焊垫；以及至少一第二芯片，其形成于该增层结构的第四表面上以电性连接该第二线路层。

本发明还提供一种半导体封装件的制法，其包括：提供一具有相对的第一表面与第二表面的封装胶体，该封装胶体内嵌埋有至少一第一芯片，且该第一芯片具有第一作用面与位于该第一作用面的多个第一焊垫，该第一作用面外露于该封装胶体的第一表面；形成增层结构于该封装胶体的第一表面与该第一芯片的第一作用面上，该增层结构具有第一线路层、第二线路层与相对的第三表面及第四表面，其中，该第一线路层电性连接该第一芯片的第一焊垫，该第三表面接触该封装胶体的第一表面；以及设置至少一第二芯片于该增层结构的第四表面上以电性连接该第二线路层。

于一具体实施例中，该第一芯片嵌埋于该封装胶体内的工艺包括：形成胶片于载体上；以该第一作用面将该第一芯片设置于该胶片上；形成该封装胶体于该胶片上以包覆该第一芯片；以及移除该载体与该胶片以外露出该第一芯片的第一作用面与第一焊垫。