[发明专利]介质层缺陷的检测方法和检测装置

说明书

技术领域

本发明涉及半导体制造领域，具体而言，涉及一种介质层缺陷的检测方法和检测装置。

背景技术

在半导体制造领域，电介质（Dielectric）扮演着重要的角色。例如，在芯片的制造中，两个导电层之间、或者导电层与衬底之间通常设置有一个绝缘层，或者说介质层，并且被该介质层隔离的两个导电层会通过位于刻蚀在该介质层中的通孔中的互连金属实现互连，以达到设计目的，其中，该介质层的材料通常是电阻率较高的电介质，由于其位于两个导电层之间、且起到隔离作用，因此也可以称为层间电介质ILD（Inter Layer Dielectric）。此外，在同一个导电层中的两个相邻的金属导体，例如两条相邻的导线之间也需要电介质来隔离，则该电介质可以称为金属间电介质IMD（Inter Metal Dielectric）。

由于ILD和IMD的存在，芯片中的导线之间不可避免地存在分布电容或者说寄生电容，分布电容不仅影响芯片中信号传播的延时，也对芯片工作的可靠性构成威胁，例如可能产生的线路之间的串扰等，因此，为提高芯片的性能，当前的芯片制造工艺通常采用低介电常数low-k材料，例如氟或碳掺杂的硅氧化物等沉积形成介质层。

然而，与传统的电介质的材料相比，low-k材料的密度相对较低，因此在制造过程中更容易在介质层中陷入不需要的电荷或者形成孔隙，从而在电子的隧穿效应下产生电介质泄露的问题，并破坏介质层的绝缘性能，进而造成芯片质量的下降。因此，如何在芯片出厂前对芯片成品中的介质层的缺陷进行检测成为了一个重要的问题。针对这一问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种介质层缺陷的检测方法和检测装置，以至少解决现有技术无法检测芯片介质层中的缺陷的技术问题。

根据本发明实施例的一个方面，提供了一种介质层缺陷的检测方法，包括：获取MOSFET的一个或多个特性参数的第一参数值，其中，上述MOSFET的栅极包括待测介质层；在上述待测介质层的外侧与上述MOSFET的源极或漏极之间加载预设电压，其中，加载上述预设电压的持续时间为预设时长；获取在执行上述加载操作后的上述一个或多个特性参数的第二参数值；根据上述第一参数值与上述第二参数值判断上述待测介质层的缺陷程度。

优选地，上述根据上述第一参数值与上述第二参数值判断上述待测介质层的缺陷程度包括：若上述第一参数值与上述第二参数值的偏差越大，则判断出上述缺陷程度越高；若上述第一参数值与上述第二参数值的偏差越小，则判断出上述缺陷程度越低。

优选地，上述根据上述第一参数值与上述第二参数值判断上述待测介质层的缺陷程度包括：根据上述第一参数值与上述第二参数值之间的差值和/或比值获取与上述差值和/或上述比值对应的缺陷程度等级，其中，上述缺陷程度等级根据上述预设电压和上述预设时长设置，用于表示上述待测介质层的缺陷程度。

优选地，上述在上述待测介质层的外侧与上述MOSFET的源极或漏极之间加载预设电压包括：上述待测介质层的外侧连接直流电源的正极；上述MOSFET的源极或漏极通过位于上述待测介质层中的通孔中的导电体连接上述直流电源的负极。

优选地，上述MOSFET形成于待测芯片内，上述待测介质层包括层叠设置的多个电介质层，其中，上述多个电介质层中的至少一个包括在上述待测芯片的后段BEOL工艺中所形成的层间电介质和/或金属间电介质。

优选地，上述层间电介质的介电常数小于等于第一预设阈值；和/或，上述金属间电介质的介电常数小于等于第二预设阈值；和/或，上述多个电介质层中的每一个的厚度小于等于第三预设阈值。

优选地，上述待测介质层的缺陷包括：位于上述待测介质层中的电荷和/或孔隙；和/或，上述一个或多个特性参数包括以下至少之一：开启电压、饱和电流、线性区电流。

根据本发明实施例的另一方面，还提供了一种介质层缺陷的检测装置，包括：第一获取单元，用于获取MOSFET的一个或多个特性参数的第一参数值，其中，上述MOSFET的栅极包括待测介质层；加载单元，用于在上述待测介质层的外侧与上述MOSFET的源极或漏极之间加载预设电压，其中，加载上述预设电压的持续时间为预设时长；第二获取单元，用于获取在执行上述加载操作后的上述一个或多个特性参数的第二参数值；判断单元，用于根据上述第一参数值与上述第二参数值判断上述待测介质层的缺陷程度。