[发明专利]一种分层存储器阵列及其工作方法

权利要求书

1.一种分层存储器阵列，其特征在于，包括：

易失性静态随机访问存储器阵列层（0），包括由若干静态随机访问存储单元（11）组成的阵列，用于在上电的情况下锁存静态随机访问存储单元的值；

L层非易失性存储器阵列层（1至L），每一层所述非易失性存储器阵列层中包括由若干非易失性存储器单元（21）组成的阵列，实现保存所述静态随机访问存储单元（11）中的数据；控制端组，包括易失性控制端组（WLs.1至WLs.m）和非易失性控制端组（WLnv.1.L至WLnv.m.L）；所述易失性控制端组（WLs.1至WLs.m）与静态随机访问存储单元（11）相连，用于实现控制易失性静态随机访问存储器的读写操作；所述非易失性控制端组（WLnv.1.L至WLnv.m.L）与非易失性存储器单元（21）相连，用于实现控制调节所述非易失性存储器阵列层（1至L）保存或恢复所述易失性静态随机访问存储器阵列层（0）的数据；

所述非易失性存储器阵列层（1至L）中的每一个非易失性存储器单元（21）均与所述易失性静态随机访问存储器阵列层（0）中的一个静态随机访问存储单元（11）连接；

所述非易失性存储器阵列层（1至L）中的每一个非易失性存储器单元（21）均与所述非易失性控制端组（WLnv.1.L至WLnv.m.L）中的一个控制端连接；

所述易失性静态随机访问存储器阵列层（0）中的每一个易失性静态随机访问存储单元（11）均与所述易失性控制端组（WLs.1至WLs.m）中的一个控制端连接。

2.如权利要求1所述分层存储器阵列，其特征在于，所述静态随机访问存储器单元（11）包括第一晶体管（N3）、第二晶体管（P0）、第三晶体管（N0）、第四晶体管（P1）、第五晶体管（N1）、第六晶体管（N4）、位线（BL）与反位线控制线、电源线（100）和地线（101）；所述第一晶体管（N3）的源极与所述位线（BL）连接，所述第一、第六晶体管（N3、N4）的栅极与所述控制线连接；所述第一、第二、第三晶体管（N3、P0、N0）的漏极与所述第四、第五晶体管（P1、N1）的栅极连接；所述第二、第四晶体管（P0、P1）的源极与所述电源线（100）连接；所述第二、第三晶体管（P0、N0）栅极与所述第四、第五、第六晶体管（P1、N1、N4）的漏极连接；所述第三、第五晶体管（N0、N1）的源级与所述地线（101）连接，所述第六晶体管（N4）的源级与所述反位线连接。

3.如权利要求1所述分层存储器阵列，其特征在于，所述非易失性存储器单元（21）包括第一电阻（211）、第二电阻（212）、第一晶体管（213）、第二晶体管（214）、非易失性位线（215）与非易失性反位线（216）；所述第一电阻（211）的一端与所述静态随机访问存储单元（11）的一端连接；所述第一电阻（211）的另一端与所述第一晶体管（213）的源极连接；所述第一晶体管（213）的栅极与所述控制端（WLnv.m）连接；所述第一晶体管（213）的漏极与所述非易失性位线（215）连接；所述第二电阻（212）的一端与所述静态随机访问存储单元（11）的另一端连接；所述第二电阻（212）的另一端与所述第二晶体管（214）的源极连接；所述第二晶体管（214）的栅极与所述控制端（WLnv.m）连接；所述第二晶体管（214）的漏极与所述非易失性反位线（216）连接。

4.一种如权利要求3所述的分层存储器阵列的工作方法，其特征在于，包括写入操作与读出操作。