[发明专利]一种VDMOS制作方法

说明书

技术领域

本发明涉及半导体制造工艺技术领域，尤其涉及一种VDMOS制作方法和一种VDMOS器件。

背景技术

现有的平面型VDMOS器件的制作方法示例参见图1至图6：首先在衬底和外延层上形成栅氧化层并制作多晶硅栅极，见图1，其中1为N型衬底，2为N型外延层，3为栅氧化层，4为多晶硅；然后进行P-体区5的注入及驱入，见图2；再在栅氧化层3表面进行光刻刻蚀，并形成N+源区6，见图3，其中7为光刻胶；而后生长氮化硅层8，进行P+区9的驱入，见图4；在此基础上继续进行介质层10的生长，形成接触孔，见图5；最后制作正面金属层11（铝、硅或铜合金等）并光刻刻蚀，在N型衬底1背面制作背面金属层12（钛镍银复合层）。

根据以上描述可以看出，现有技术中的VDMOS器件制作方法较为繁琐，在源区注入时需要进行光刻刻蚀步骤，成本较高，并且所制作出来的VDMOS器件存在栅漏电容偏大的技术问题。

发明内容

（一）要解决的技术问题

本发明提供一种VDMOS制作方法和一种VDMOS器件，以解决现有技术的器件制作过程繁琐，成本较高，且制作出的栅漏电容偏大的技术问题。

（二）技术方案

为解决上述技术问题，本发明提供一种VDMOS制作方法，包括：

在第一导电类型外延层上制作块状分立的多个厚氧化层；

在所述第一导电类型外延层和所述厚氧化层之间制作栅氧化层；

生长栅极，每个栅极均同时覆盖厚氧化层区域和只有栅氧化层存在的区域，每相邻两个栅极之间均间隔一个块状分立的厚氧化层；

进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区，所述体区边缘与所述栅极覆盖下的厚氧化层区域不重合；

注入第一导电类型离子，形成被相邻两个栅极之间的厚氧化层分隔的源区；

将相邻两个栅极之间的厚氧化层刻蚀去除；

生长氮化硅层，进行第二导电类型重掺杂离子的注入，制作介质层、接触孔、正面金属层和背面金属层。

进一步地，

所述第一导电类型为N型，所述第二导电类型为P型；

或，所述第一导电类型为P型，所述第二导电类型为N型。

进一步地，所述在第一导电类型外延层上制作块状分立的多个厚氧化层包括：

在900～1200℃下，在第一导电类型外延层上制作厚度为0.5～2.0μm的块状分立的多个厚氧化层。

进一步地，所述生长栅极包括：

生长0.3～0.8μm厚的多晶硅层作为栅极，生长温度为500～700℃。

进一步地，所述进行第二导电类型轻掺杂离子的注入和驱入，在相邻两个栅极之间形成连续的体区包括：

以1.0E13～1.0E15个/cm的剂量，100KEV～150KEV的能量注入硼离子，形成被相邻两个栅极之间的厚氧化层分隔的体区；

在1100～1200℃下进行驱入，时间50～200分钟，在相邻两个栅极之间形成连续的体区。

进一步地，所述注入第一导电类型离子包括：

以1.0E15～1.0E16个/cm的剂量，50KEV～150KEV的能量注入磷离子。

进一步地，所述将相邻两个栅极之间的厚氧化层刻蚀去除包括：

采用干法刻蚀，将相邻两个栅极之间的厚氧化层刻蚀去除。

另一方面，本发明还提供一种VDMOS器件，包括：

栅极和栅氧化层之间包括厚氧化层，所述厚氧化层表面被所述栅极的一部分覆盖。

进一步地，

所述厚氧化层的厚度为0.5～2.0μm。

进一步地，

所述栅极为多晶硅，厚度为0.3～0.8μm。

（三）有益效果

可见，在本发明提供的VDMOS制作方法和VDMOS器件中，在源漏区离子注入时巧妙地利用厚氧化层形成的挡块起到隔离作用，节省了源区形成时的光刻刻蚀步骤，优化了制作流程，降低了制造成本。另外，厚氧化层的存在可以增加器件栅氧化层的局部厚度，起到了降低栅漏电容的作用。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是现有技术中栅氧化层和多晶硅的示意图；