[发明专利]半导体元件及其操作方法

说明书

本发明公开一种半导体元件及其操作方法。半导体元件包括P型衬底、P型第一阱区、N型第二阱区、栅极、N型源极、N型漏极、虚设栅极以及N型第一深阱区。第一阱区配置于衬底中。第二阱区配置于邻近第一阱区的衬底中。栅极配置于衬底上且覆盖部分第一阱区和部分第二阱区。源极配置于栅极的一侧的第一阱区中。漏极配置于栅极的另一侧的第二阱区中。虚设栅极配置于栅极和漏极之间的衬底上。第一深阱区配置于衬底中且环绕第一阱区和第二阱区。

技术领域

本发明涉及一种集成电路技术，特别是涉及一种半导体元件及其操作方法。

背景技术

横向双扩散金属氧化物半导体（laterally double-diffused metal oxidesemiconductor，LDMOS）晶体管是半导体工艺中广为使用的一种电源元件。LDMOS晶体管可提供较高的击穿电压（V_bd），并且在操作时可具有低的接通电阻（on-resistance，R_on），因此，常用作为电源管理IC（power management IC）中的高压元件。随着电子产品高度模拟化和轻薄短小的趋势，对于电压的精准度、稳定度与元件续航力的要求也不断提高。

然而，随着LDMOS晶体管的日益缩小，构件之间的距离越来越短，因此，栅极引发漏极漏电流（gate-induced drain leakage，GIDL）的现象经常发生，且来自衬底的噪声（noise from the substrate）问题也益发严重。高GIDL电流以及高衬底噪声容易造成LDMOS晶体管的操作失败，使元件的效能降低。

发明内容

本发明的目的在于提供一种半导体元件，其中配置在栅极与漏极之间的虚设栅极用以降低GIDL电流，且配置在衬底与各阱区之间的深阱区用以减少来自衬底的噪音。

本发明的再一目的在于提供一种半导体元件的操作方法。所述半导体元件为五端子元件（five-terminal device），其可在无GIDL电流和无衬底噪音的情况下操作。

为达上述目的，本发明提供一种半导体元件，其包括具有第一导电型的衬底、具有第一导电型的第一阱区、具有第二导电型的第二阱区、栅极、具有第二导电型的源极具有第二导电型的漏极、虚设栅极（dummy gate）以及具有第二导电型的第一深阱区。第一阱区配置于衬底中。第二阱区配置于邻近第一阱区的衬底中。栅极配置于衬底上且覆盖部分第一阱区和部分第二阱区。源极配置于栅极的一侧的第一阱区中。漏极配置于栅极的另一侧的第二阱区中。虚设栅极配置于栅极和漏极之间的衬底上。第一深阱区配置于衬底中且环绕第一阱区和第二阱区。

根据本发明一实施例，所述半导体元件还包括具有第一导电型的第二深阱区，所述第二深阱区配置于第一深阱区与第一和第二阱区中每一者之间的衬底中。

根据本发明一实施例，第一和第二深阱区的掺杂浓度大于第一和第二阱区的掺杂浓度。

根据本发明一实施例，所述半导体元件还包括具有第二导电型的至少一掺杂区以及至少一隔离结构。掺杂区配置于第一深阱区中。隔离结构配置于掺杂区与源极或漏极之间的衬底中。

根据本发明一实施例，第一阱区与第二阱区接触。

根据本发明一实施例，第一阱区与第二阱区相隔一距离。

根据本发明一实施例，所述半导体元件还包括隔离结构，其配置于第一阱区和第二阱区之间的衬底中。

根据本发明一实施例，无金属硅化物区域（salicide-free region）存在于栅极和虚设栅极之间。

根据本发明一实施例，还包括硅化金属层（salicide layer），其配置于栅极及源极和漏极的表面上。

根据本发明一实施例，硅化金属层进一步配置于虚设栅极的表面上。