[发明专利]设定谐振时钟分布系统中的开关大小和转变型式

说明书

技术领域

本发明涉及集成电路中的时钟分布，更具体而言涉及降低集成电路中的时钟分布系统消耗的功率。

背景技术

集成电路（大规模、超大规模等等，包括片上系统（SOC）配置）采用一个或多个主（即，基本）时钟信号来同步逻辑操作。时钟分布系统将主时钟信号从周期性信号的源分布到电路目的地节点。为了同步集成电路的操作，时钟分布系统被设计成使得集成电路内的每个目的地节点处的时钟转变（即，上升沿和/或下降沿）基本同时发生。然而，由于时钟分布系统的物理特征（例如，与源的距离和组件的性能差异），在不同节点处发生时钟信号的差异。这些时钟信号差异被称为“偏差”（skew）。如果时钟分布系统的设计导致超过集成电路的设计的定时要求所允许的裕量的偏差，则集成电路可能不会如期望那样工作。

另外，时钟分布系统消耗集成电路的总系统功率的一大部分。谐振钟控（resonant clocking）是通过利用包含在时钟分布系统中的耦合LC（电感和电容）振荡器电路回收利用能量来降低驱动时钟分布系统所需的功率的技术。谐振钟控系统的振荡被调谐到特定的频率。这样，以不同频率操作的集成电路（例如处理器）必须能够使能和禁能谐振钟控。

发明内容

在本发明的第一方面中，有一种用于提供谐振钟控电路的方法，包括创建包括时钟网格的谐振钟控电路。该方法还包括提供分布在时钟网格中的多个谐振结构。该方法还包括提供与谐振结构相对应的开关，每个开关控制谐振结构中的相应一个在非谐振模式和谐振模式之间切换。该方法还包括通过以下步骤确定最小化谐振钟控电路的功率消耗的开关大小：迭代地增大开关各自的大小，并且对于大小的每次迭代增大，确定谐振钟控电路消耗的功率。

在本发明的另一方面中，有一种用于提供谐振钟控电路的系统，包括计算机设备，该计算机设备包括处理器和设计工具，被构造并布置为对谐振钟控电路建模，该谐振钟控电路包括谐振结构，谐振结构具有相应的开关，开关控制谐振结构在非谐振模式和谐振模式之间切换。计算机设备还被布置为在迭代地增大开关的大小的同时确定在有开关的情况下操作的谐振钟控电路所消耗的功率。

在本发明的另一方面中，有一种用于提供谐振钟控电路的方法，包括创建时钟网格，该时钟网格包括分布在该时钟网格中的谐振结构。该方法还包括提供可编程开关，可编程开关在非谐振模式和谐振模式之间切换谐振结构中的相应一个，每个可编程开关可被控制为逐步地激励谐振结构中的相应一个。该方法还包括确定用于控制可编程开关逐步地激励谐振结构的转变型式。

在本发明的另一方面中，有一种用于提供谐振钟控电路的系统，包括计算机设备，该计算机设备包括处理器和设计工具，被构造并布置为对谐振钟控电路建模，该谐振钟控电路包括谐振结构，谐振结构具有相应的开关，开关控制谐振结构在非谐振模式和谐振模式之间切换。计算机设备还被布置为确定用于激活开关在非谐振模式和谐振模式之间逐步地切换谐振结构的转变型式。

在本发明的另一方面中，有一种用于提供包括谐振钟控电路的集成电路的计算机程序产品，该计算机程序产品包括计算机可读存储介质，该计算机可读存储介质包含有程序代码，该程序代码可被计算机设备的处理器读取和/或执行来提供由时钟网格构成的谐振钟控电路，时钟网格包括分布在时钟网格的相应区段中的谐振结构，谐振结构具有控制谐振结构在非谐振模式和谐振模式之间切换的相应开关。另外，程序代码可被计算机设备的处理器读取和/或执行来确定在经由多个开关中的相应一个取消激活第一谐振结构时谐振钟控电路的性能参数。另外，当谐振钟控电路的性能参数在预定的设计约束以外时，程序代码可被计算机设备的处理器读取和/或执行来在与包括第一谐振结构的第一区段相对应的修复信息记录中存储第一值。第一值指出为了谐振钟控电路在谐振模式中操作，第一区段必须正常工作。另外，当谐振钟控电路的性能参数在预定的设计约束以内时，程序代码可被计算机设备的处理器读取和/或执行来在与包括第一谐振结构的第一区段相对应的修复信息记录中存储第二值。第二值指出为了谐振钟控电路在谐振模式中操作，第一区段不是必须要正常工作。