[发明专利]非易失性存储器及其制造方法

说明书

技术领域

本发明是关于一种非易失性存储器及其制造方法，尤指一种具有缓冲层的非易失性存储器及制造该存储器的方法。

背景技术

非易失性存储器是指当供电电源关掉后，所储存的数据仍储存于多个存储单元中而不会因电源供应的中断即消失的半导体存储器。电荷撷取闪存为一种常见的非易失性存储器。于电荷撷取闪存中，多位数据可透过设定于存储器单元中一定程度的电荷量加以编程并将其储存于具有氧化层-氮化物-氧化层(oxide-nitride-oxide layer，即「ONO层」)的电荷撷取结构的存储器单元中。于该存储器单元中的电荷量则可经由感测电路量测，以读取储存于该存储单元中的多位数据。

然而，因为电荷撷取结构内的电荷长时间下来将会产生电荷流失，故所测量的电荷量可能将产生误差。同时，当电荷撷取闪存的尺寸缩小时，所造成的电荷流失将会明显更巨，进而对存储器的操作区间及其效能产生负面影响。

发明内容

依据本发明的一实施例，其公开了一种非易失性存储器。该非易失性存储器包括有一衬底、一设于该衬底上的电荷撷取结构、一设于该电荷撷取结构上的缓冲层及设于该缓冲层上的多个导电层。

又，依据本发明的另一实施例，其公开了一种非易失性存储器的制造方法，该方法包括以下步骤：将一电荷撷取结构形成于一衬底上、将一缓冲层形成于该电荷撷取结构上、将一导电层形成于该缓冲层上及图形化将该导电层。

附图说明

图1A是本发明的非易失性存储器的一实施例的俯视示意图。

图1B是如图1A中的所示的非易失性存储器沿其B-B’线所取的剖面示意图。

图1C是如图1A中所示的非易失性存储器沿图1A所示的C-C’线所取的剖面示意图。

图2A至图2F是本发明的非易失性存储器于一制造过程的不同步骤中，该非易失性存储器沿如图1A所示的B-B’线所取的部分剖面示意图。

图3A至图3F是本发明的非易失性存储器于一制造过程的不同步骤中，该非易失性存储器沿如图1A所示的C-C’线所取的部分剖面示意图。

【符号说明】

100  衬底           110    第一掺杂区

120  第二掺杂区       130    电荷撷取结构

132  底部氧化层132    134    电荷撷取层134

136  顶部氧化层       140    缓冲层

150  第一导电层       150′  图形化导电层

160  第二导电层       170    绝缘层

170A 第一绝缘层      170B   第二绝缘层

232  底部氧化层       234    电荷撷取层

236  顶部氧化层       240    缓冲层

250  导电层

具体实施方式

为了能够更进一步了解本发明的特征、特点和技术内容，请参阅以下有关本发明的详细说明与附图。于所附图式中，相同或类似的元件是以相同的元件符号表示之，并仅提供参考与说明用，非用以限制本发明。

请参考图式的图1A至图1C。其中，图1A是本发明的非易失性存储器的一实施例的俯视示意图、图1B是如图1A中的所示的非易失性存储器沿其B-B’线所取的剖面示意图及图1C是如图1A中所示的非易失性存储器沿图1A所示的C-C’线所取的剖面示意图。