[发明专利]金属氧化物半导体薄膜晶体管及其制作方法

说明书

技术领域

本发明涉及金属氧化物半导体技术领域，特别是涉及一种金属氧化物半导体薄膜晶体管及其制作方法。

背景技术

金属氧化物半导体薄膜晶体管(thin film transistor，TFT)是指半导体沟道采用金属氧化物制备的薄膜晶体管。由于金属氧化物半导体具备载流子迁移率高、材料和工艺成本较低、工艺温度低、光透过性高等特点，因此成为目前薄膜晶体管领域的研究热点之一。

栅极绝缘层是金属氧化物半导体薄膜晶体管的主要功能层之一，高质量金属氧化物半导体薄膜晶体管离不开高质量的栅极绝缘层。图1是现有的一种金属氧化物半导体薄膜晶体管的剖视结构示意图。如图1所示，金属氧化物半导体薄膜晶体管100包括玻璃基板101，栅极110、栅极绝缘层120、金属氧化物半导体层130、源极142、漏极144以及保护层150。其中，栅极110形成在基板101上，栅极绝缘层120形成在基板101上并覆盖栅极110，金属氧化物半导体层130形成在栅极绝缘层120上，源极142，漏极144分隔地形成在金属氧化物半导体层130和栅极绝缘层120上，并且分别与金属氧化物半导体层130电连接。金属氧化物半导体层130上更设有沟道保护层135。金属氧化物半导体薄膜晶体管100的栅极绝缘层120是单层结构，例如氧化硅层（SiOx）或氮化硅层（SiNx）。但是，由于与氮化硅相比，氧化硅的沉积速率与蚀刻速率都比较低，当需要沉积相同厚度的栅极绝缘层120时，采用氧化硅层作为栅极绝缘层120所需工艺时间较长，而且氧化硅层过厚还会导致薄膜成膜应力大，在后续制程及搬运、运输过程中，薄膜成膜应力大将加剧玻璃基板101在外力作用下产生破片的危险；当采用氮化硅层作为栅极绝缘层120时，相较氧化硅层，氮化硅层沉积速率较高，蚀刻速率也较高，且具有优良的绝缘性，高的场击穿强度和电子缺陷密度低等优点，因此，目前所使用单层结构的栅极绝缘层120多为氮化硅层。可是，氮化硅制作的栅极绝缘层120仍然有薄膜成膜应力大导致玻璃基板101易破片的问题，而且富氮的栅极绝缘层120含有很高的正电荷和负电荷缺陷，易成为电荷俘获中心，因此氮化硅制作的栅极绝缘层120对金属氧化物半导体层130（例如铟镓锌氧化物(indium gallium zinc oxide，IGZO)层）的氧含量影响较大，易造成金属氧化物半导体层130与栅极绝缘层120接触的表面的氧缺陷，从而在一定程度上会影响金属氧化物半导体薄膜晶体管的性能。

发明内容

本发明的目的在于，提供了一种金属氧化物半导体薄膜晶体管，在缩短工艺时间的同时，有效的解决了因成膜应力过大而导致的玻璃基板易破片的问题，并有利于减少栅极绝缘层对金属氧化物半导体层中的氧含量的影响，从而有利于进一步提升金属氧化物半导体薄膜晶体管的性能。

本发明的目的在于，提供了一种金属氧化物半导体薄膜晶体管的制作方法，在缩短工艺时间的同时，有效的解决了成膜应力过大导致的玻璃基板易破片的问题，并有利于减少栅极绝缘层对金属氧化物半导体层中的氧含量的影响，从而有利于进一步提升金属氧化物半导体薄膜晶体管的性能。

本发明解决其技术问题是采用以下的技术方案来实现的。

一种金属氧化物半导体薄膜晶体管，其包括栅极、栅极绝缘层以及金属氧化物半导体层。栅极绝缘层位于栅极与金属氧化物半导体层之间。栅极绝缘层包括氮氧化硅层和氧化硅层。氮氧化硅层位于栅极与氧化硅层之间。氧化硅层位于氮氧化硅层与金属氧化物半导体层之间，且氧化硅层具有与氮氧化硅层接触的第一表面以及与金属氧化物半导体层接触的第二表面。氧化硅层靠近第二表面的氧原子密度大于氧化硅层靠近第一表面的氧原子密度。

在本发明较佳的实施例中，上述氧化硅层的氧原子密度从第一表面至第二表面逐渐连续增大。

在本发明较佳的实施例中，上述氧化硅层包括第一氧化硅层和第二氧化硅层。第一氧化硅层位于氮氧化硅层和第二氧化硅层之间，第二氧化硅层位于第一氧化硅层和金属氧化物半导体层之间。第一氧化硅层与氮氧化硅层接触的表面为第一表面，第二氧化硅层与金属氧化物半导体层之接触的表面为第二表面。第二氧化硅层的氧原子密度大于第一氧化硅层的氧原子密度。

在本发明较佳的实施例中，上述金属氧化物半导体薄膜晶体管还包括有沟道保护层，沟道保护层位于金属氧化物半导体层上并覆盖部分金属氧化物半导体层，该金属氧化物半导体层在该沟道保护层的两端露出。