[发明专利]一种输入缓冲电路和方法、以及集成电路

权利要求书

1.一种输入缓冲电路，其特征在于，该电路包括：电位抬升装置、输入级、输出级；其中，

电位抬升装置，配置为将输入级的第一参考地的电位提高为第二参考地的电位，并提高输入级的触发电压；

输入级，配置为接收达到所述触发电压的触发信号后触发，并输出第一缓冲信号给输出级；

输出级，配置为接收输入级输出的第一缓冲信号，对第一缓冲信号的第二参考地的电位进行变换，变换回第一参考地的电位，输出第二缓冲信号。

2.根据权利要求1所述的输入缓冲电路，其特征在于，所述电位抬升装置为具有恒定电压降的晶体管。

3.根据权利要求2所述的输入缓冲电路，其特征在于，所述晶体管包括N型金属氧化物半导体(NMOS)或二极管。

4.根据权利要求1所述的输入缓冲电路，其特征在于，所述电位抬升装置为第一NMOS，所述第一NMOS的源极连接第一参考地，栅极和漏极互相连接，作为第二参考地与输入级的接地端连接。

5.根据权利要求4所述的输入缓冲电路，其特征在于，所述输入级包括：第一P型金属氧化物半导体(PMOS)至第八PMOS、第二NMOS至第九NMOS、第一电阻和第二电阻；其中，第一电阻一端连接供电电压，另一端连接第一PMOS的源极；第一PMOS的栅极、第二PMOS的栅极、第二NMOS的栅极、第四NMOS的栅极连接在一起，用于作为接收端接收触发信号，所述第一PMOS的漏极与第二PMOS的源极、第三PMOS的源极连接，第二PMOS的漏极与第三PMOS的漏极、第二NMOS的漏极、第三NMOS的漏极、第四PMOS的栅极、第五PMOS的栅极、第五NMOS的栅极、第七NMOS的栅极连接，第二NMOS的源极与第四NMOS的漏极、第三NOMS的源极连接，第四NMOS的源极连接第二参考地，第三PMOS的栅极与第三NMOS的栅极、第五PMOS的漏极、第五NMOS的漏极、第六PMOS的漏极、第六NOMS的漏极、第七PMOS的栅极、第八PMOS的栅极、第八NMOS的栅极、第九NMOS的栅极、以及输出级连接，第二电阻一端连接供电电压，另一端连接第四PMOS的源极；第四PMOS的漏极与第五PMOS的源极、第六PMOS的源极连接，第五NMOS的源极与第七NMOS的漏极、第六NMOS的源极连接，第七NMOS的源极连接第二参考地，第六PMOS的栅极与第六NMOS的栅极、第八PMOS的漏极、第八NMOS的漏极、以及输出级连接，第七PMOS的源极连接供电电压，第七PMOS的漏极连接第八PMOS的源极，第八NMOS的源极连接第九NMOS的漏极，第九NMOS的源极连接第二参考地。

6.根据权利要求5所述的输入缓冲电路，其特征在于，所述输出级包括：第九PMOS至第十一PMOS、第十NMOS至第十二NMOS，其中，第九PMOS的栅极与输入级的第七PMOS的栅极、第八PMOS的栅极、第八NMOS的栅极、第九NMOS的栅极连接，第九PMOS的源极连接供电电压，第九PMOS的漏极连接第十NMOS的漏极和第十一NMOS的栅极，第十PMOS的栅极与输入级的第八PMOS的漏极、第八NMOS的漏极连接，第十PMOS的源极连接供电电压，第十PMOS的漏极与第十NMOS的栅极、第十一NMOS的漏极连接并作为输出端，第十NMOS的源极连接第一参考地，第十一NMOS的源极连接第一参考地。

7.一种输入缓冲方法，其特征在于，该方法包括：

通过电位抬升装置将输入级的第一参考地的电位提高为第二参考地的电位，并提高输入级的触发电压；在输入级被触发并输出第一缓冲信号后，输出级将第一缓冲信号的第二参考地的电位变换回第一参考地的电位，输出第二缓冲信号。

8.根据权利要求7所述的输入缓冲方法，其特征在于，所述通过电位抬升装置将输入级的第一参考地的电位提高为第二参考地的电位为：在输入级与第一参考地之间串联电位抬升装置，所述电位抬升装置为具有恒定电压降的晶体管。