[发明专利]芯片测试板和芯片测试方法

说明书

技术领域

本申请涉及芯片测试领域，更具体地，涉及一种芯片测试板和芯片测试方法。

背景技术

半导体制造商通常会制造多种不同封装的集成电路或产品（芯片）。其中，每个产品都可能会要求有其特殊的封装形式。目前，在半导体工业中经常使用的芯片封装类型如下：SBDIP（侧钎焊双列直插式封装），BGA（球栅阵列）、QFP（四方扁平封装）、TSOP（薄型小外形封装）、SOT（小外形晶体管）、SOIC（小外形集成电路封装）和QFN（四方扁平无引脚封装）等。当为某一特定的产品选择封装形式时，需要考虑封装的属性，例如大小、引脚数、功耗、现场操作条件、应用、以及成本等。

静电是一种客观的自然现象，不均匀分布在芯片本身、人体上、机器上以及芯片能够存在的环境及周围的事物上。这些静止的电荷，随时都可能通过某种方式释放出来。静电放电（ESD，Electro-Static discharge）具有电压高、电量低、电流小和作用时间短的特点。ESD对电子产品造成的破坏和操作有两种。一种情况下，器件被严重损坏、功能丧失，这种情况可在生产过程的检测中发现。另一种情况下，器件部件被损坏，功能尚未丧失，且在生产过程的检测中不能发现，但在使用当中会使产品变得不稳定，时好时坏，因而，对产品质量构成更大的危害。因此，静电放电是电子产品质量最大的杀手，ESD也成为芯片性能的一项重要指标。

闩锁（LU，Latch-up）是指在芯片中，在电源与地之间，由于寄生的PNP和NPN双极性BJT相互影响而产生的一种低阻抗通路，它的存在会使电源与地之间产生大电流。随着芯片制造工艺的发展，封装密封和集成度也越来越高，产生闩锁的可能性也越来越大。由闩锁产生的过度电流量可能会使芯片产生永久性的破坏，对闩锁的防范是芯片布局的最重要的措施之一。

可见，对芯片生产者来说，ESD和LU是衡量产品可靠性的两个关键指标，也是芯片测试时的两个重要指标。然而，由于产品种类繁多，其封装形式也不同，因此，在产品可靠性测试时通常会面临这样一个问题，即在各种测试板的重新设计与订购方面，会花费大量的时间和资金。

迄今为止，通常来说，一块测试板仅能支持一种封装形式的芯片，例如，对于PDIP64测试板来说，仅能支持PDIP封装的装置，且该装置的引脚数目少于64。换句话说，除了引脚数小于64的PDIP封装的芯片外，其它的芯片均不能使用该PDIP64测试板进行测试。

图1示出了一种用于测试ESD和LU的测试板，例如，Zapmaster测试板。如图1所示，在该测试板的背面，设置有多个呈放射状布置的测试焊盘，这些测试焊盘13用于与测试机台的测试探针接触，从而在测试机台与待测试芯片之间传递信号。

图2示出了一种PDIP测试板的结构示意图。如图2所示，该测试板上设置有多个PDIP插座14。

目前，用于某一产品的特定测试板具有其自己特殊的封装形式。例如，图3示出了一种传统的BGA144测试板的结构示意图。在图3中，该测试板仅能用于测试BGA144这种封装类型的芯片15。为了对不同封装类型的芯片进行测试，现有技术中通常要么是寻求外包支持，要么是重新设计并订购新的测试板。然而，这两种方式的成本都很高。

对封装类型相同、但引脚数不同的情况来说，现有技术中的方法是通过结合一些插针或供电电源近似模拟芯片的实际工作条件来调节测试条件。然而，这样在检测发现问题根源时，存在一定风险。

因此，本领域需要一种通用的、不依靠于具体封装形式的ESD/LU测试板。

发明内容

本申请旨在提供一种芯片测试板和芯片测试方法，以解决现有技术中一种测试板仅能支持一种特定封装类型的芯片的问题。

为解决上述技术问题，根据本申请的第一个方面，提供了一种芯片测试板，包括：第一测试板，用于与测试机台连接，第一测试板包括第一连接部；第二测试板，包括第二连接部和第三连接部，第二连接部与第三连接部电连接；第一连接部与第二连接部可插拔地连接；导电连接部，用于连接第三连接部及待测试芯片的测试管脚。

进一步地，第一连接部和第二连接部的个数均为多个，第一连接部与第二连接部一一对应地设置。

进一步地，第三连接部的个数为多个，多个第三连接部之间形成用于放置待测试芯片的芯片固定区域。

进一步地，第一连接部包括多个插孔，第二连接部包括多个与多个插孔一一对应地配合的插针。