[发明专利]半导体装置及其制造方法

说明书

在分裂栅极构造的MONOS型存储器单元中，防止在选择栅电极与存储器栅电极之间引起短路，而使半导体装置的可靠性提高。在具有相互邻接并在第1方向上延伸的选择栅电极（CG1）以及存储器栅电极（MG1）的MONOS存储器中，通过帽绝缘膜（CA1）覆盖第1方向中的选择栅电极（CG1）的端部的分流部（CS1）以外的区域的选择栅电极（CG1）的上表面。存储器栅电极（MG1）相对从帽绝缘膜（CA1）露出的分流部（CS1）的上表面、与帽绝缘膜（CA1）的边界，在帽绝缘膜（CA1）侧终止。

技术领域

本发明涉及半导体装置及其制造技术，特别涉及对具有分裂栅极构造的MONOS（Metal Oxide Nitride Oxide Semiconductor，金属氧化物、氮氧化物半导体）型非易失性存储器单元的半导体装置及其制造适用而有效的技术。

背景技术

作为用作非易失性存储器单元的元件，近年来，以氮化膜为电荷积蓄层的MONOS型非易失性存储器单元（以下有时还简称为MONOS存储器）备受关注。在MONOS型非易失性存储器单元中，除了具有单一的晶体管构造的存储器单元以外，还提出了具有选择栅电极以及存储器栅电极并具有二个晶体管构造的分裂栅极构造的存储器单元。

构成分裂栅极构造的MONOS存储器并在半导体基板上相互邻接的选择栅电极以及存储器栅电极通过介于它们之间的包括电荷积蓄层的绝缘膜电气地绝缘。在使该MONOS存储器动作时，通过针对该电荷积蓄层存取电荷，进行信息的存储以及擦除。

在专利文献1（国际专利公开WO2010/082389号公报）中记载了如下内容：通过在构成分裂栅极构造的MONOS存储器的选择栅电极上设置绝缘膜，防止相互邻接的选择栅电极和存储器栅电极发生短路。

【专利文献1】国际专利公开WO2010/082389号公报

发明内容

为了对选择栅电极以及存储器栅电极的各个供给不同的电位，在各电极的上表面连接栓。此处，在如专利文献1那样用绝缘膜覆盖选择栅电极的上表面的情况下，在作为供电区域的分流区域中，为了在选择栅电极的上表面连接栓，需要使选择栅电极的上表面的一部分从该绝缘膜露出。

此时，在分流区域中与上表面露出的选择栅电极的侧壁邻接地形成了存储器栅电极的情况下，有通过在选择栅电极以及存储器栅电极的上表面形成的硅化物层等，在选择栅电极以及存储器栅电极之间引起短路，半导体措施的可靠性降低的危险。

其他目的和新的特征根据本说明书的记述以及附图将变得明确。

如果简单说明在本申请中公开的实施方式中的代表性的发明的概要，则如下所述。

在一个实施方式的半导体装置中，在具有相互邻接地在第1方向上延伸的选择栅电极以及存储器栅电极的MONOS存储器中，通过帽绝缘膜覆盖在第1方向中的选择栅电极的端部的分流部以外的区域的选择栅电极的上表面。此处，存储器栅电极相比于从帽绝缘膜露出的分流部的上表面与帽绝缘膜的边界更靠近帽绝缘膜侧终止。

另外，在另一实施方式的半导体装置的制造方法中，形成相互邻接地在第1方向上延伸的选择栅电极以及存储器栅电极，通过帽绝缘膜覆盖在第1方向中的选择栅电极的端部的分流部以外的区域的选择栅电极的上表面。此处，存储器栅电极相比于从帽绝缘膜露出的分流部的上表面与帽绝缘膜的边界更靠近帽绝缘膜侧终止。

根据在本申请中公开的一实施方式，能够提高半导体装置的可靠性。

附图说明

图1是示出本发明的实施方式1的半导体装置的主要部分平面图。

图2是示出本发明的实施方式1的半导体装置的主要部分剖面图。

图3（a）是示出本发明的实施方式1的半导体装置的主要部分俯视图。（b）是示出本发明的实施方式1的半导体装置的主要部分俯视图。