[发明专利]具有金属栅极的半导体结构及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及具有金属栅极的半导体结构及其制造方法。

背景技术

半导体集成电路（IC）工业已经经历了快速发展。在IC演进的过程中，在几何尺寸减小（即，使用制造工艺可以创建的最小组件（或线路））的同时，功能密度（即，单位芯片面积上的互连器件的数量）通常会增加。该按比例缩小工艺通常通过提高生产效率和降低相关成本来提供益处。这样的按比例缩小还增加处理和制造IC的复杂性，并且为了实现这些进步，需要IC处理和制造的类似发展。由于晶体管的尺寸减小，栅极氧化物的厚度必须减小，以保持具有减小的栅极长度的性能。然而，为了减少栅极泄漏，使用高介电常数（高k）栅极绝缘层，从而在保持与由用于更大技术节点的典型栅极氧化物提供的相同有效电容的同时，允许更大物理厚度。

另外，由于技术节点缩小，在一些IC设计中，期望用金属栅（MG）电极来代替通常的多晶硅栅电极，以提高具有减小的特征尺寸的器件性能。与被称为“先栅极”的另一种MG电极形成工艺相反，形成MG电极的一种工艺被称为“后栅极”工艺。“后栅极”工艺允许减少必须在形成栅极之后实施的随后工艺数量，包括高温处理。

因此，期望一种为形成在衬底上的每个NMOS和PMOS晶体管提供不同配置的金属栅极结构的方法和半导体器件。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种用于制造金属栅极结构的方法，包括：在栅极沟槽中形成高k介电层；在所述高k介电层上方形成蚀刻停止层；在所述蚀刻停止层上方通过形成具有晶界工程层、掺杂层以及覆盖层的顺序的三层来形成功函调整层，所述晶界工程层被配置为允许掺杂剂原子渗透穿过，所述掺杂层被配置为将所述掺杂剂原子提供给所述晶界工程层，并且所述覆盖层被配置为防止所述掺杂层氧化；以及填充金属以使所述栅极沟槽填平。

在用于制造金属栅极结构的方法中，形成具有所述晶界工程层、所述掺杂层和所述覆盖层的顺序的所述三层包括：使用原子层沉积（ALD）操作。

在用于制造金属栅极结构的方法中，将氢化二甲基铝（DMAH）或二甲基乙基胺铝烷（DMEAA）用作在所述ALD操作中形成所述掺杂层的前体。

在用于制造金属栅极结构的方法中，形成所述晶界工程层包括：在约200摄氏度至约350摄氏度的温度范围内，执行ALD操作。

在用于制造金属栅极结构的方法中，形成所述晶界工程层包括：执行足够的ALD周期以形成封闭膜。

在用于制造金属栅极结构的方法中，在真空条件下将所述金属栅极结构从形成所述晶界工程层的室传送到形成所述掺杂层的另一个室。

该方法进一步包括：在形成所述功函调整层之前，形成P功函层；以及在形成所述功函调整层之前，去除所述P功函层。

该用于制造金属栅极结构的方法进一步包括：限定伪栅极区；以及去除所述伪栅极区的一部分以露出所述栅极沟槽。

根据本发明的另一方面，提供了一种用于制造FinFET中的金属栅极结构的方法，包括：形成鳍；在所述鳍上方形成伪栅极和层间介电层（ILD）；去除所述伪栅极的一部分以露出栅极沟槽；通过形成晶界工程层和所述晶界工程层上方的掺杂层，在所述栅极沟槽中形成功函调整层。

在用于制造FinFET中的金属栅极结构的方法中，形成所述晶界工程层包括：在约200摄氏度至约350摄氏度的范围内所选择的生长温度下，执行ALD操作。

在用于制造FinFET中的金属栅极结构的方法中，形成所述晶界工程层和所述掺杂层包括：通过在真空条件下将所述FinFET中的所述金属栅极结构从执行所述晶界工程层的形成的室传送到执行所述掺杂层的形成的另一个室来防止所述晶界工程层的表面氧化。

该用于制造FinFET中的金属栅极结构的方法进一步包括：在所述掺杂层上方形成覆盖层。

根据本发明的又一方面，提供了一种具有金属栅极的半导体结构，包括：高k介电层；功函调整层，包括：晶界工程层，被配置为允许掺杂剂原子渗透穿过；掺杂层，位于所述晶界工程层上方，被配置为将所述掺杂剂原子提供给所述晶界工程层；和覆盖层，位于所述掺杂层上方，被配置为防止所述掺杂层氧化；以及金属层；其中，所述功函调整层夹置在所述高k介电层和所述金属层之间。

在该半导体结构中，具有所述金属栅极的所述半导体结构是鳍式场效应晶体管（FinFET）。

在该半导体结构中，所述金属栅极的栅极长度小于16nm。