[发明专利]半导体装置及其制造方法

说明书

相关申请的交叉引用

本申请要求2013年3月22日提交的日本专利申请2013-059831号的优先权，该申请的全部内容以参考的方式并入本申请中。

技术领域

本发明涉及半导体装置及其制造方法。

背景技术

作为下一代功率半导体器件用的材料，SiC（碳化硅）受到期待。与Si（硅）相比，SiC的带隙为3倍、击穿场强约为10倍和热导率约为3倍，具有优异的物性。如果充分发挥该特性，则能够实现低损耗且能高温工作的功率半导体器件。

另一方面，由于杂质的固溶极限低、杂质所形成的带隙中的能级深而难以实现SiC的低电阻化。因此，难以减小使用SiC的器件的导通电阻。

发明内容

本发明所要解决的课题在于提供能够降低导通电阻的半导体装置及其制造方法。

本发明的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，所述n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×10¹⁸cm^-3以上且1×10²²cm^-3以下。

根据上述构成，提供能够降低导通电阻的半导体装置。

附图说明

图1是表示第一实施方式的半导体装置的示意剖面图。

图2是说明共掺杂的作用的图。

图3是说明共掺杂的作用的图。

图4是说明共掺杂的作用的图。

图5是说明共掺杂的作用的图。

图6是说明共掺杂的作用的图。

图7是表示n型SiC的情况下的Al和N的浓度与薄层电阻的关系的图。

图8是表示p型SiC的情况下的N和Al的浓度与薄层电阻的关系的图。

图9是表示第二实施方式的半导体装置的示意剖面图。

图10是表示第三实施方式的半导体装置的示意剖面图。

图11是表示第四实施方式的半导体装置的示意剖面图。

图12是表示第五实施方式的半导体装置的示意剖面图。

图13是表示第六实施方式的半导体装置的示意剖面图。

具体实施方式

以下，参考附图对本发明的实施方式进行说明。其中，以下的说明中，对同一构件等标注同一标号，对说明过一次的构件等适当省略其说明。

另外，在以下的说明中，n⁺、n、n^-和p⁺、p、p^-的记载表示各导电型中杂质浓度的相对高低。即，n⁺表示n型杂质浓度与n相比相对较高，n^-表示n型杂质浓度与n相比相对较低。另外，p⁺表示p型杂质浓度与p相比相对较高，p^-表示p型杂质浓度与p相比相对较低。另外，有时也将n⁺型、n^-型简记为n型，将p⁺型、p^-型简记为p型。

（第一实施方式）

本实施方式的半导体装置具备具有第一面和第二面的n型SiC衬底、设置在第一面上的SiC层、设置在第一面侧的第一电极和设置在第二面上的第二电极，该n型SiC衬底含有p型杂质和n型杂质，当将p型杂质记为元素A、将n型杂质记为元素D时，元素A与元素D的组合为Al（铝）、Ga（镓）或In（铟）与N（氮）的组合以及B（硼）与P（磷）的组合中的至少一种组合，构成组合的元素A的浓度与元素D的浓度之比大于0.40且小于0.95，构成组合的元素D的浓度为1×10¹⁸cm^-3以上且1×10²²cm^-3以下。