[发明专利]垂直纳米线MOS晶体管及其形成方法

说明书

一种垂直纳米线MOS晶体管及其形成方法。其中，所述垂直纳米线MOS晶体管的形成方法包括：提供半导体衬底，所述半导体衬底内具有阱区；在所述阱区内形成第一重掺杂区；在所述半导体衬底表面形成单晶半导体层；蚀刻所述单晶半导体层和部分厚度的所述第一重掺杂区，直至所述单晶半导体层形成垂直纳米线，所述第一重掺杂区被蚀刻形成第一子掺杂区和第二子掺杂区；在所述半导体衬底上表面、所述阱区上表面、所述第一重掺区上表面及所述垂直纳米线侧面形成介质层；形成金属栅层包围位于所述垂直纳米线侧面的所述介质层；对所述垂直纳米线顶部进行重掺杂形成第二重掺杂区。所述形成方法简化了工艺，降低成本，适于大规模生产。

技术领域

本发明涉及半导体制造领域，尤其涉及一种垂直纳米线MOS晶体管及其形成方法。

背景技术

随着集成电路密度的提高，半导体产品性能不断改善，成本持续下降，这得益于MOS（Metal-Oxide-Semiconductor）晶体管器件尺寸持续缩小。但当MOS晶体管器件尺寸缩小到纳米级，短沟道和亚阈性能快速退化。为了抑制MOS晶体管器件性能退化，使集成电路在纳米级仍具有良好性能，可以从器件结构方面进行创新。

基于纳米线的MOS晶体管器件中，由于沟道区纳米线膜呈圆柱形结构，消除了拐角效应，有利于器件亚阈性能的改进和可靠性的提高。因此纳米线MOS晶体管器件成为集成电路特征尺寸缩小到纳米尺度时，同时具备高集成度、低压和低功耗等优点的最具有前景的器件。

现有纳米线MOS晶体管器件分为平躺式（沟道平行于衬底表面）和垂直式（沟道垂直于衬底表面）。在绝缘体上半导体（SOI）制作平躺式纳米线MOS晶体管器件时，由于源漏厚度小，寄生电阻大；在体硅上制作平趟式纳米线MOS晶体管器件时，需要利用刻蚀技术将沟道下方掏空，再经过氧化和淀积工艺制作栅结构，然而由于阴影效应（shadow effect），掏空工艺难以实现均匀纳米线柱，并且容易引起细小纳米线柱断裂和垮塌。垂直纳米线MOS晶体管可以克服平躺式纳米线MOS晶体管器件寄生电阻大和纳米线柱断裂问题，并且易于实现均匀沟道和多层电路结构，有利于提高电路集成度等优点。

然而，现有垂直纳米线MOS晶体管的形成方法中，不论基于体硅衬底还是SOI，都存在制备工艺复杂和制造成本高的问题，并且，所形成的垂直纳米线晶体管性能较低，垂直纳米线MOS晶体管及其形成方法仍然是业界亟待解决的一个难点问题。

发明内容

本发明解决的问题是提供一种垂直纳米线MOS晶体管及其形成方法，所述形成方法降低垂直纳米线MOS晶体管制备难度，降低成本，并且，所述形成方法形成的垂直纳米线MOS晶体管结构得到优化，性能提高。

为解决上述问题，本发明提供一种垂直围栅纳米线MOS晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底内具有阱区；

在所述阱区内形成第一重掺杂区，所述第一重掺杂区上表面与所述阱区上表面齐平；

在所述半导体衬底上表面形成单晶半导体层；

蚀刻所述单晶半导体层和部分厚度的所述第一重掺杂区，蚀刻后剩余的所述单晶半导体层作为垂直纳米线，蚀刻后剩余的所述第一重掺杂区分为第一子掺杂区和第二子掺杂区，所述第一子掺杂区的横截面与所述垂直纳米线的横截面相同；

在所述半导体衬底上表面、所述阱区上表面、所述第一重掺区上表面及所述垂直纳米线侧面形成介质层；

形成金属栅层包围位于所述垂直纳米线侧面的所述介质层；

在形成所述金属栅层之后，对所述垂直纳米线顶部进行重掺杂形成第二重掺杂区。

可选的，所述单晶半导体层的厚度范围为10nm～200nm。

可选的，所述单晶半导体层为单晶硅层，采用在氢气气氛中分解硅烷、二氯硅烷、三氯硅烷或四氯化硅的至少其中之一形成。