[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种晶体管的形成方法。

背景技术

随着半导体工艺技术的不断发展，工艺节点逐渐减小，晶体管的尺寸也越来越小，导致晶体管的短沟道效应也越发显著。

晶体管的源极和漏极之间的距离减小，导致沟道中的电场线可以从漏极穿越到源极，并导致源极端势垒高度降低（漏致势垒降低，DIBL效应），从而使源极注入到沟道的电子数量增加，导致漏极电流增加，影响晶体管的性能，沟道长度越短，DIBL效应就越严重。

由于晶体管的源极和漏极周围具有很高的源漏寄生电容，对晶体管的性能影响较大，采用绝缘层上硅(SOI)作为衬底形成的晶体管，虽然可以减小晶体管源极、漏极和衬底之间的寄生电容，但是由于小尺寸的SOI衬底制作成本高，并且由于SOI衬底中埋层的导热率较低，使得晶体管沟道区域产生的热量不能释放出去，导致温度过高，从而影响晶体管的性能。

并且，漏极的电压还可以通过SOI衬底中的埋层耦合至源极，造成漏至势垒降低效应，影响晶体管的性能。

发明内容

本发明解决的问题是提供一种晶体管的形成方法，提高晶体管的性能。

为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供半导体衬底；在所述半导体衬底表面形成隔离层和位于隔离层表面的第一牺牲层；刻蚀所述第一牺牲层和隔离层，形成暴露出部分半导体衬底的凹槽；在所述凹槽底部的半导体衬底表面形成外延层；去除所述第一牺牲层；形成覆盖隔离层和外延层的半导体层；在所述外延层上方的半导体层上形成栅极结构；在所述栅极结构两侧的半导体层内形成源极和漏极。

可选的，还包括：对所述外延层进行离子注入，形成掺杂区，所述掺杂区的掺杂类型与待形成的晶体管的掺杂类型相反。

可选的，所述掺杂区的掺杂浓度为1E19atom/cm³～1E21atom/cm³。

可选的，部分掺杂区位于外延层下方的半导体衬底内，并且位于半导体衬底内的掺杂区宽度大于位于半导体衬底上的掺杂区宽度。

可选的，包括：所述外延层的表面与隔离层表面齐平。

可选的，所述半导体层的形成方法包括：在所述隔离层和掺杂区表面形成半导体材料层之后，采用化学机械研磨工艺使所述半导体材料层平坦化，形成半导体层。

可选的，所述凹槽的两端宽度大于凹槽的中部宽度。

可选的，所述凹槽的两端宽度是中部宽度的1.5倍以上。

可选的，去除所述第一牺牲层和形成所述半导体层的方法包括：在去除所述第一牺牲层之前，在所述凹槽底部形成第二牺牲层以及位于第二牺牲层表面的填充满所述凹槽的第二停止层；以所述第二停止层为掩膜，去除所述第一牺牲层以及第二停止层下方的部分第二牺牲层，使所述第二停止层中部悬空；在所述隔离层和掺杂区表面形成半导体材料层，所述半导体材料层填充满第二停止层下方的空间；对所述半导体材料层进行平坦化，形成半导体层，所述半导体层的表面与第二停止层表面齐平；去除所述停止层。

可选的，还包括：在所述第一牺牲层表面形成第一停止层。

可选的，形成所述第二停止层的方法包括：在所述凹槽内壁以及第一停止层表面形成第二牺牲材料层；在所述第二牺牲材料层表面形成填充满所述凹槽的第二停止材料层；对所述第二停止材料层和第二牺牲材料层进行平坦化，去除所述第一牺牲层表面的第一停止层、第二牺牲材料层和第二停止材料层，形成表面与第一牺牲层表面齐平的第二停止层。

可选的，所述半导体层的厚度为10nm～100nm。

可选的，所述半导体层为本征半导体层。

可选的，所述第一牺牲层的材料与隔离层的材料不同，所述第二牺牲层的材料与第一牺牲层的材料相同。

可选的，所述隔离层的材料为氧化硅、第一牺牲层的材料为氮化硅、第二牺牲层的材料为氮化硅。

可选的，所述半导体衬底为体硅衬底。

可选的，还包括：形成所述栅极结构之后，对所述栅极结构两侧的半导体层进行轻掺杂离子注入，在所述半导体层内形成轻掺杂区。

可选的，所述源极和漏极的形成方法包括：形成所述轻掺杂区之后，在所述栅极结构的侧壁表面形成侧墙；以所述侧墙和栅极结构为掩膜，对所述栅极结构两侧的半导体层内进行重掺杂离子注入，形成源极和漏极。

可选的，还包括：在所述源极、漏极和栅极结构表面形成金属硅化物层。

可选的，所述金属硅化物层与源极、漏极形成肖特基接触。