[发明专利]一种斩波带隙基准电路

权利要求书

1.一种斩波带隙基准电路，其特征在于，至少包括：

启动电路模块，用于向带隙基准模块提供启动电压，并在带隙基准模块启动后关闭；

钳位运算放大器模块，用于钳位带隙基准模块的两个节点的电压；

失调电压消除模块，用于消除钳位运算放大器的失调电压；

带隙基准模块，用于产生不随温度改变的电压；

其中，所述钳位运算放大器模块包括第一斩波电路、第二斩波电路及开关电容滤波电路；所述第一斩波电路的正输入端与负输入端分别与所述钳位运算放大器模块的两个输入端相连，正输出端及负输出端分别与所述带隙基准模块的两个节点相连；所述第二斩波电路的正输入端与负输入端分别与所述钳位运算放大器模块的两个输出端相连，正输出端与所述开关电容滤波电路的输入端相连，负输出端与所述钳位运算放大器模块相连；所述开关电容滤波电路相连的输出端与所述带隙基准模块相连。

2.根据权利要求1所述的斩波带隙基准电路，其特征在于：

所述第一斩波电路与第二斩波电路的结构相同，均包括正输入端第一时钟NMOS开关、正输入端第二时钟NMOS开关、负输入端第一时钟NMOS开关和负输入端第二时钟NMOS开关；

其中，所述正输入端第一时钟NMOS开关的栅端与正输入端第二时钟NMOS开关的源端相连作为斩波电路的正输入端；所述正输入端第一时钟NMOS开关的漏端与负输入端第二时钟NMOS开关的漏端相连作为斩波电路的正输出端；所述正输入端第二时钟NMOS开关的漏端与负输入端第一时钟NMOS开关的漏端相连作为斩波电路的负输出端；所述负输入端第一时钟NMOS开关的源端与负输入端第二时钟NMOS开关的源端相连作为斩波电路的负输入端；所述正输入端第一时钟NMOS开关的栅端与负输入端第一时钟NMOS开关的栅端和两相非交叠时钟第一相时钟相连；所述正输入端第二时钟NMOS开关的栅端与负输入端第二时钟NMOS开关的栅端和两相非交叠时钟第二相时钟相连。

3.根据权利要求2所述的斩波带隙基准电路，其特征在于：

所述开关电容滤波电路包括第一时钟NMOS开关、第二时钟NMOS开关、第三时钟开关NMOS开关、第四时钟第一NMOS开关、第四时钟第二NMOS开关、第一滤波电容、第二滤波电容及NMOS电容；

其中，所述第一时钟NMOS开关的源端及第二时钟NMOS开关的源端与开关电容滤波电路的输入端相连；所述第一时钟NMOS开关的漏端、第三时钟NMOS开关的漏端及第四时钟第一NMOS开关的源端与第一滤波电容的上极板相连；所述第二时钟NMOS开关的漏端、第三时钟NMOS开关的源端、第四时钟第二NMOS开关的源端与第二滤波电容的上极板相连；所述第四时钟第一NMOS开关的漏端、第四时钟第二NMOS开关的漏端及NMOS电容的栅端与开关电容滤波电路的输出端相连；所述第一滤波电容的下极板、第二滤波电容的下极板、NMOS电容的源端及NMOS电容的漏端和地相连；所述第一时钟NMOS开关栅端和第一时钟相连；所述第二时钟NMOS开关的栅端和第二时钟相连；所述第三时钟NMOS开关的栅端和第三时钟相连；所述第四时钟第一NMOS开关的栅端及第四时钟第二NMOS开关的栅端与第四时钟相连。

4.根据权利要求3所述的斩波带隙基准电路，其特征在于：

所述启动电路模块包括第五PMOS管、第六PMOS管、第十五NMOS管和第四NMOS管；

其中，所述第五PMOS管的源端及第十五NMOS管的漏端接电源电压；所述第五PMOS管的漏端与第六PMOS管的源端相连；所述第五PMOS管的栅端、第六PMOS管的栅端与地相连；所述第六PMOS管的漏端及第四NMOS管的漏端与第十五NMOS管的栅端相连；所述第四NMOS管的源端与地相连；所述第四NMOS管的栅端、第十五NMOS管的源端与开关电容滤波电路的NMOS电容的栅端相连。