[发明专利]利用氟掺杂技术形成集成电路系统的方法

说明书

技术领域

本发明大体有关于集成电路，且更特别的是，有关于用氟植入形成集成电路的方法。

背景技术

多数当今集成电路(IC)是用多个互连场效晶体管(FETS)实作，也被称为金属氧化物半导体场效晶体管(MOSFET)或简称MOS晶体管。当今集成电路通常用形成于有给定表面积的芯片上的数百万个MOS晶体管实作。

在MOS晶体管中，流动通过沟道(形成于MOS晶体管的源极及漏极之间)的电流经由通常配置于沟道区上方的栅极控制，这与所考量的是PMOS晶体管还是NMOS晶体管无关。为了控制MOS晶体管，施加电压至栅极的栅极电极，以及在外加电压大于阈值电压时有电流流动通过沟道，这非平凡地取决于晶体管的性质，例如大小、材料等等。

为了建造有更多晶体管及更快半导体装置的集成电路，半导体技术的研发已针对超大规格集成电路(ULSI)，这导致IC的尺寸不断减少，因此，MOS晶体管有减少的尺寸。在当今半导体技术中，微电子装置的最小特征尺寸已逼近深次微米规范(deep submicron regime)以便持续地满足更快及更低耗电微处理器及数字电路的需求以及大体对于有改良高能量效率的半导体装置结构的需求。一般而言，由线或空间的宽度或长度尺寸来表示关键尺寸(CD)，这已被认定为对在制造为正常运行的装置时是很重要的，而且该尺寸是决定装置效能。

结果，IC效能的继续增加以及IC尺寸持续减少到更小的尺度已提高IC结构的整合密度。不过，由于半导体装置及装置特征变得愈小及更先进，习知制造技术已被推到极限，这挑战它们在目前要求尺度做出有精确定义的特征的能力。结果，随着半导体持续地减少尺寸，开发人员会面对愈来愈多的缩放限制。

通常，设于微芯片上的IC结构是用数百万个个别半导体装置实现，例如PMOS晶体管或NMOS晶体管。由于晶体管效能至关重要地取决于数种因子，例如，阈值电压，因此很容易看出控制芯片效能的高度重要性，这需要维持个别晶体管的许多参数处于控制之下，特别是被强力缩放的半导体装置。例如，跨半导体芯片的晶体管结构的阈值电压的偏差强烈影响在制整个芯片的可靠性。为了确定跨芯片的晶体管装置有可靠的可控性，每个晶体管的阈值电压的明确调整必须保持高度的准确性。由于阈值电压已单独取决于许多因子，因此必须提供受控工艺流程用于制造可靠地符合所有这些因子的晶体管装置。

众所周知，高k金属栅极(HKMG)堆叠在先形成栅极工艺整合中对于在各种工艺流程期间所执行的加工非常敏感。特别是，在晶体管装置边缘的高k/金属栅极/硅沟道接口，堆叠组态对于氧的累积非常敏感。氧的累积可能改变功函数调整用金属层的充电，特别是在沿着栅极的边缘。这不仅在半导体装置结构的长度方向很重要，在宽度方向也一样，由于有源区及STI区域的拓朴，从有源区到描绘有源区的浅沟槽隔离(STI)角落，可能在接口上发生多晶硅线圆化。STI表示了防止形成在相邻有源区的半导体装置间的电流泄露的IC特征。由于氧的掺入，接口的充电可能改变，相应地，会诱发功函数漂移，导致阈值电压改变。此效应取决于半导体装置的宽度。宽度尺寸愈小，阈值电压的变化愈大。

图1很示意地图示半导体基板宽度(W，单位纳米)与线性阈值电压(Vt_Lin)的关系。如图1所示，按比例缩小晶体管装置的宽度尺寸会诱发Vt_Lin的上升(roll-up)，这常被称为“Vt_Lin-W效应”。例如，从900纳米左右的宽度尺寸开始，缩小到72纳米，预期会有约0.1V的Vt_Lin上升。

因此，在当前的工艺流程中，重要的是，避免在形成高k金属栅极堆叠后掺入氧的工艺以便减少掺入氧并缩小Vt_Lin-W效应。

因此，最好以较小技术节点来提供技术以致能减少半导体装置的阈值电压的变化。

本揭示内容提供一种用以形成半导体装置的方法以及一种用于形成CMOS集成电路结构的方法而产生相应制成装置及装置结构。

发明内容

为供基本理解本发明的一些方面，提出以下简化的总结。此总结并非本发明的穷举式总览。它不是想要确认本发明的关键或重要组件或者是描绘本发明的范畴。唯一的目的是要以简要的形式提出一些概念作为以下更详细的说明的前言。

根据本揭示内容的一些方面，提供数种方法，其包含下列步骤：形成高k金属栅极结构于半导体基板表面上，以及在形成邻近该高k金属栅极结构的侧壁间隔体之后，执行氟植入工艺。