[发明专利]W形垂直沟道3DNAND闪存及其形成方法有效
申请号: | 201410079424.1 | 申请日: | 2014-03-05 |
公开(公告)号: | CN103904083A | 公开(公告)日: | 2014-07-02 |
发明(设计)人: | 吴华强;王博;钱鹤 | 申请(专利权)人: | 清华大学 |
主分类号: | H01L27/115 | 分类号: | H01L27/115;H01L21/8247 |
代理公司: | 北京清亦华知识产权代理事务所(普通合伙) 11201 | 代理人: | 张大威 |
地址: | 100084 北京*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 垂直 沟道 dnand 闪存 及其 形成 方法 | ||
1.一种W形垂直沟道3DNAND闪存的形成方法,其特征在于,包括以下步骤:
提供衬底,并在所述衬底上形成衬垫层;
在所述衬垫层顶部形成多个凹槽;
在所述多个凹槽中淀积第一材料以形成多个底层管形通道牺牲层;
在所述衬垫层上交替淀积第二材料和第三材料以形成绝缘层和控制栅层的叠层结构;
在所述叠层结构中形成多个垂直刻蚀孔,所述垂直刻蚀孔的底部与所述底层管形通道牺牲层的端部接触;
去除所述底层管形通道牺牲层,以使所述底层管形通道牺牲层两端的所述垂直刻蚀孔连通,形成U形通道;
淀积形成电荷俘获复合层,所述电荷俘获复合层覆盖所述多个U形通道的表面;
向所述U形沟道填充多晶硅以形成导电沟道;
在所述叠层结构中多个导电沟道的垂直段之间刻蚀多个中央沟槽,以将各个所述导电沟道的垂直段周围的所述叠层结构分隔开;
向所述中央沟槽中填充绝缘介质;
在所述叠层结构之上形成多个顶层管形通道,每个所述顶层管形通道连接两个不同的导电沟道;
形成源线和位线。
2.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,还包括:在所述叠层结构之上形成选通管结构。
3.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,采用腐蚀液湿法刻蚀去除所述底层管形通道牺牲层,其中,所述腐蚀液对所述第一材料的腐蚀速率大于对所述第二材料的腐蚀速率,并且大于对所述第三材料的腐蚀速率。
4.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,所述淀积形成电荷俘获复合层包括:依次淀积电荷阻挡层材料、电荷存储层材料和电荷隧穿层材料。
5.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,所述第一材料为氧化铝或氧化铜。
6.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,所述第二材料为二氧化硅。
7.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,所述第三材料为多晶硅。
8.根据权利要求1所述的W形垂直沟道3DNAND闪存的形成方法,其特征在于,俯视所述垂直刻蚀孔呈圆形。
9.一种W形垂直沟道3DNAND闪存,其特征在于,是通过权利要求1-9中任一项所述的方法制得的。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于清华大学,未经清华大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201410079424.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的