[发明专利]浮栅的制作方法和浮栅晶体管的制作方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种浮栅的制作方法和浮栅晶体管的制作方法。

背景技术

在EPROM（Erasable Programmable Read-Only Memory，可擦除可编程只读存储器）、EEPROM（Electrically Erasable Programmable Read-Only Memory，电可擦除可编程只读存储器）、Flash（闪存）存储器等都广泛采用了浮栅（floating gate）技术。

图1示出了现有技术中一种浮栅晶体管的结构示意图。所述浮栅晶体管可以包括：

半导体衬底10；

位于所述半导体衬底10中的源区/漏区20；

位于所述半导体衬底10上的浮栅介质层30；

位于所述浮栅介质层30上的浮栅40，所述浮栅40的上缘为两端向上突起的弧形；

位于所述浮栅40以及部分浮栅介质层30上的控制栅介质层50；

位于所述控制栅介质层50上的控制栅60，所述控制栅60包括主体部分和覆盖部分，所述主体部分位于所述浮栅40的一侧，所述覆盖部分的下缘为半弧形并将所述浮栅40的一半罩住。

类似地，现有技术中还存在很多其它结构的浮栅晶体管，但其中的浮栅的结构大都采用上端为两端向上突起的弧形。

上述结构的浮栅的制作方法可以采用以下步骤：

提供半导体衬底；

在所述半导体衬底上依次形成浮栅介质层、浮栅多晶硅层、氮化硅层和图案化的光刻胶层；

以所述光刻胶层为掩模，刻蚀所述氮化硅层以在所述氮化硅层中形成通孔；

采用灰化工艺去除所述光刻胶层；

以剩余的所述氮化硅层为掩模，对所述浮栅多晶硅层进行坡度刻蚀（slopeetch），以使得后续形成的浮栅的上端为两端向上突起的弧形。

但是，经过检测发现上述方法很难形成浮栅的弧形，从而影响了浮栅晶体管的性能。

发明内容

本发明解决的问题是提供一种浮栅的制作方法和浮栅晶体管的制作方法，可以改善浮栅的结构，提高浮栅晶体管的性能。

为解决上述问题，本发明提供一种浮栅的制作方法，包括：

提供半导体衬底；

在所述半导体衬底上依次形成浮栅层和掩膜层；

在所述掩膜层中形成通孔；

对所述通孔进行去除聚合物处理；

沿所述通孔对所述浮栅层进行坡度刻蚀。

可选的，形成所述通孔包括：在所述掩膜层上形成图案化的光刻胶层；以所述光刻胶层为掩模，对所述掩膜层进行干法刻蚀；采用灰化工艺去除所述光刻胶层。

可选的，所述去除聚合物处理与所述灰化工艺同时进行，所述去除聚合物处理采用的气体为N₂H₂，所述灰化工艺采用的气体为O₂。

可选的，所述N₂H₂的流量范围包括200sccm～400sccm；所述O₂的流量范围包括2000sccm～4000sccm。

可选的，所述N₂H₂和O₂的体积比为1:20～1:5。

可选的，所述浮栅的制作方法还包括：在形成所述浮栅层之前，在所述半导体衬底上形成浮栅介质层。

可选的，所述浮栅介质层的材料为氧化硅。

可选的，所述浮栅层的材料为多晶硅。

可选的，所述掩膜层的材料为氮化硅。

为了解决上述问题，本发明还提供了一种浮栅晶体管的制作方法，其包括上述的浮栅的制作方法。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案在掩膜层中形成通孔之后且在沿所述通孔对掩膜层下的浮栅层进行坡度刻蚀之前，通过增加对通孔进行去除聚合物处理的步骤，可以有效去除形成通孔的过程中在通孔的表面形成的聚合物，从而可以避免这些聚合物阻挡后续的坡度刻蚀，最终可以很好地形成上端为两端向上突起的弧形的浮栅，提高了浮栅晶体管的性能。