[发明专利]一种半导体器件及其制备方法

说明书

技术领域

本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法。

背景技术

在电子消费领域，多功能设备越来越受到消费者的喜爱，相比于功能简单的设备，多功能设备制作过程将更加复杂，比如需要在电路版上集成多个不同功能的芯片，因而出现了3D集成电路（integrated circuit，IC）技术，3D集成电路（integrated circuit，IC）被定义为一种系统级集成结构，将多个芯片在垂直平面方向堆叠，从而节省空间，各个芯片的边缘部分可以根据需要引出多个引脚，根据需要利用这些引脚，将需要互相连接的的芯片通过金属线互联，但是上述方式仍然存在很多不足，比如堆叠芯片数量较多，而且芯片之间的连接关系比较复杂，那么就会需要利用多条金属线，最终的布线方式比较混乱，而且也会导致体积增加。

因此，目前在所述3D集成电路（integrated circuit，IC）技术中大都采用硅通孔（Through Silicon Via，TSV）以及位于硅通孔上方的金属互连结构形成电连接，然后进一步实现晶圆之间的键合。

在3D IC立体叠合技术，硅通孔(TSV)、中介板(Interposer)等关键技术、封装零组件的协助下，在有限面积内进行最大程度的晶片叠加与整合，进一步缩减SoC晶片面积、封装体积并提升晶片沟通效率。

因此，晶圆水平上的Cu-Cu接合（Wafer level Cu-Cu bonding）作为3DIC中的一项关键技术，目前还处在研发阶段，在3D CIS等高端产品上的有重要的应用趋势。

现有技术中晶圆水平上的Cu-Cu接合（Wafer level Cu-Cu bonding）的方法，如图3所示，首先提供第一晶圆10和第二晶圆20，通过第一晶圆10上的铜焊盘102和第二晶圆10上的铜焊盘之间接合，实现晶片面对面堆叠(F2F Stacking)。其制备工艺流程如图2所示，提供第一晶圆和第二晶圆，在所述第一晶圆和所述第二晶圆中首先形成层间介电层，然后在所述层间介电层上形成光罩，并图案化所述层间介电层，在所述层间介电层中形成金属焊盘凹槽，然后在所述凹槽内形成阻挡层以及种子层，然后在所述凹槽内通过Cu ECP形成金属铜，然后执行平坦化步骤，以形成铜焊盘；然后清洁所述晶圆，接着通过低温热压键合方式将所述第一晶圆和第二晶圆接合为一体，最后执行退火步骤。

在3D IC封装技术，晶片面对面堆叠(F2F Stacking)、2.5D硅中介层(Interposer)等，都会涉及到硅片与硅片的键合技术，而目前常用的是铜-铜的低温热压键合方式。在这个技术发展过程中，由于Cu焊盘（pad）的密度越来越高，所以设计规则越来越小，Cu焊盘（pad）与Cu焊盘（pad）之间的距离也越来越小。在接合的过程中，由于Cu在热压过程中，Cu具有一定的延展性，当键合时键合力控制不是很均匀，容易看到相邻的接合焊盘（Bonding pad）由于Cu在热压时的延展造成连接，造成短路（short）的情况，如图1b。同时，接合质量很好时，如果如1a所示，由于接合之后细缝的存在，会导致稳定性（reliability）问题，接合界面（bonding interface）的接合力也不太够。

因此需要对现有技术中的晶圆之间接合方法做进一步的改进，以消除现有技术中存在的各种弊端。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：

提供基底，所述基底上形成有层间介电层；

图案化所述层间介电层，以在所述层间介电层中形成接合焊盘凹槽；

在所述接合焊盘凹槽的侧壁上形成间隙壁；

选用接合焊盘材料填充所述接合焊盘凹槽，以形成接合焊盘；

蚀刻所述间隙壁，以去除部分所述间隙壁，在所述层间介电层和所述接合焊盘之间形成凹槽。

作为优选，所述间隙壁的形成方法包括：

在所述层间介电层、所述接合焊盘凹槽侧壁以及底部沉积间隙壁材料层；

蚀刻去除所述层间介电层、所述接合焊盘凹槽底部的所述间隙壁材料层，以在所述接合焊盘凹槽的侧壁上形成间隙壁。

作为优选，形成所述接合焊盘的方法包括：

在所述接合焊盘凹槽中形成铜扩散阻挡层；