[发明专利]包含金属‑绝缘层‑金属电容器的半导体结构的形成方法

说明书

技术领域

一般而言，本揭露关于集成电路的领域，且尤其是关于包含电容器的集成电路。

背景技术

集成电路典型地包含大量的电路组件，其形成一电子电路。在譬如，举例而言，场效晶体管及/或双极性晶体管(bipolar transistor)的主动装置之外，集成电路包含被动装置，譬如电阻器、电感器及/或电容器。

可以设置在集成电路中的电容器叙述在“The International Technology Roadmap for Semiconductors,”2009Edition,Interconnect。在借助在集成电路中的金属线之间的原生或“寄生(parasitic)”金属间电容的所谓的原生电容器(native capasitor)之外，还有金属-绝缘层-金属电容器(metal-insulator-metal capacitor)。金属-绝缘层-金属电容器可以设置在其它内连接层，其设置在内连接层之外，其中设置有连接譬如晶体管的集成电路的主动电路组件的导电线。

金属-绝缘层-金属电容器可以用在CMOS、BICMOS和双极性集成电路。金属-绝缘层-金属电容器的典型应用包含滤波器和模拟电容器，例如，模拟到模拟转换器或数字到模拟转换器、去耦电容器(decoupling capacitor)、在射频震荡器中的射频耦合或射频旁路电容器、谐振器电路和匹配网络。金属-绝缘层-金属电容器的关键属性可包含在相对广的电压范围中相对高的线性度、相对低的串联电阻、相对好的匹配特性、相对小的温度系数、相对低的泄漏电流、相对高的崩溃电压和足够的介电可靠度。

用于形成金属-绝缘层-金属电容器的技术可包含沉积金属-绝缘层-金属堆栈在半导体结构经平坦化的表面上，并图案化该金属-绝缘层-金属推迭。金属-绝缘层-金属堆栈可包含底部电极层、介电层和顶部电极层。可以使用光刻(photolithography)制程来图案化该金属-绝缘层-金属堆栈。

在光刻制程中，可使用由光阻所形成的掩膜。针对该掩膜的形成，是将光阻设在具有金属-绝缘层-金属堆栈形成在其上的半导体结构上。之后，将该半导体结构对准到曝光系统的光学系统。再来，掩膜图案被投影到该光阻上以曝光该部分的光阻，然后藉由移除该光阻经曝光的部分或是该光阻未经曝光的部分来处理该光阻。

对于该半导体结构和该曝光系统的光学系统的对准，可以使用利用设置在半导体结构上的对准标记(alignment mark)光学对准技术。

在上述金属-绝缘层-金属电容器的形成方法中会发生的一个问题是来自设在半导体结构中位于金属-绝缘层-金属堆栈下方的对准标记的光学信息的相对低的光强度(intensity)，其可能是由该金属-绝缘层-金属堆栈对光的吸收及/或反射而造成。因此，使用在光刻制程中用于图案化金属-绝缘层-金属堆栈的掩膜的光学对准可能是困难的，或是对于用来形成该金属-绝缘层-金属堆栈的一些材料而言实质上是不可能的。

该金属-绝缘层-金属堆栈对光的吸收及/或反射极大地视所使用的材料和在该金属-绝缘层-金属堆栈中的层的厚度而定。因此，有限定的材料组合其使得光学对准能够透过该金属-绝缘层-金属堆栈。

藉由执行额外的光刻步骤来避开该对准问题已经被提出。所谓的“清除型光刻(clear out-litho)”制程使用预光刻(pre-lithography)步骤来图案化窗口在该半导体结构上的对准标记上的金属-绝缘层-金属堆栈中。当该金属-绝缘层-金属堆栈形成时，该经清除的窗口随后被用于对准该掩膜。用于形成该金属-绝缘层-金属电容器的进一步技术包含在沉积该金属-绝缘层-金属堆栈之前形成该半导体结构的表面的特定形貌(topography)，并使用该形貌用于掩膜的对准。

然而，在用来图案化该金属-绝缘层-金属堆栈的光刻步骤之外，对于在金属-绝缘层-金属电容器的形成中使用对准标记来避免关于掩膜对准的问题的此些技术可能需要额外的光刻步骤。因此，增加了制程的复杂度和制程的成本。

本揭露提供可避免或至少减少上述问题的制程。

发明内容

以下呈现了本发明的简化概要以便提供对本发明的一些态样的基本理解。此概要并非本发明的详尽综述。此概要并非意在标识本发明的关键要件，也并非意在描绘本发明的范围。该概要的唯一目的是以简化的形式呈现本发明的一些概念，以作为稍后呈现的更详细描述的前序。